9.CMOS集成电路抗辐射加固工艺技术研究.
哈尔滨理工大学
硕士学位论文
CMOS集成电路抗辐射加固工艺技术研究 姓名:刘庆川
申请学位级别:硕士
专业:仪器仪表工程
指导教师:于晓洋;苏秀娣 20070101
哈尔滨理工大学工程硕士学位论文
CMOS集成电路抗辐射加固工艺技术研究 摘要
随着现代科学技术的发展,具有高速信号处理能力和强的抗辐射能力的 计算机及控制部件已成为通信卫星、气象卫星、航天飞行器、现代武器等系 统的核心部分。因此,发展具有高速度、强抗辐照能力的集成电路技术是电 子信息产业和国防装备系统的关键。
当前,在集成电路芯片制造中,体硅CMOS半导体工艺技术仍占据主 导地位,因此,对CMOS集成电路进行加固研究就显得十分必要.由于抗 辐照加固技术属于军用技术范畴。它具有高度的保密性,因此抗辐照加固工 艺必须依靠自己的力量,从基础工艺出发进行研究。
用在空间中的电路会受到各种射线的影响,要产生电离辐照效应和单粒 子效应等。本文第一部分主要讲述了CMOS电路的电离辐射效应主要介绍 了界面态的产生,并详细分析了辐射感生陷阱电荷的产生过程。并根据上述 原理指导下确定了工艺、设计两方面的抗辐照加固方法,分别介绍了栅氧化 层加固,源漏制备技术加固,钝化层加固,场区加固,以及栅氧后高温的影 响。 第二部分主要讲述了CMOS集成电路的单粒子效应。主要介绍了单粒 子效应的模型,包括电荷聚集模型、粒子分流模型和电荷横向迁移模型;并 介绍了不同的高能粒子的单粒子损伤机理;着重描述了CMOS集成电路的 单粒子效应.并且根据上述的损伤机理,从设计和工艺方面提出了抗单粒子 效应的方法。
最后根据上面得出的可行的方法研制了抗辐射加固电路CPU,并取得 了较好的抗电离辐射和抗单粒子效应的效果。
关键词 CMOS集成电路:电离辐射效应;单粒子效应
堕垒堡矍三查兰二堡璺圭兰堡鲨圣
Research of CMOS Integrated Circuit Radiation Hardened Process
Abstract
With the development of modem science technology,the computers and control parts
with the ability of handle high—speed signal and strong radiation resistant have become
the COre of communication satellite,weather satellite, aircraft and modem weapon ctc.So
that,the key of electronics information industry and national defense is to develop high・speed strong radiation resistant integrated circuit technology.
At present,in the manufacturing of IC slice,body-silicon CMOS process technology
still occupy predominate position.so it is necessary to harden research CMOS IC.Because
the Radiation Resistant and Hardened Technology (RRHTbelong to the military
technology,it is a secret.So we must study RRHT by ourselves based on basic techniques.
The circuits used for space technology,will be affected by various rays,c柚 generate
ionizing radiation effect and single-event effect.It is mainly tells
ionizing radiation effect and radiation resistant technology on CMOS circuit in the
first part,include boundary surface state and induced trap charge of radiation; separately introduce gate oxidation layer hardness,source/drain hardness, passivation
layer hardness,field areas hardness and the influence of hi讪 temperature after gate
oxidation.
The second part mainly tells single event effect.The single event effect model is first
tells include charge collect model,particle diffluence model and charge’S transverse
transfer model.Then damage effect is tells that cawed by high energy particles.Then it is
describes
that the single event effect of CMOS IC.Then it is tells that the way of how to
protect CMOS circuit using methods of design and process.
・¨・
哈尔滨理丁人学T程硕I‘学位论文
The last it is also introduce development of radiation hardened IC 80C86 CPU.The
anti-ionizing・radiation-effect and anti—single・event-effect achieve good result.
Keywords CMOS IC;Ionizing radiation effect;Single event effect
-儿l-
哈尔滨理工大学工程硕|:学位论文
第1章绪论
1.1课题背景及研究的目的和意义
随着现代科学技术的发展,具有高速信号处理能力和强抗辐射能力的计算 机及控制部件已成为通信卫星、气象卫星、航天飞行器、现代武器等系统的核 心部分。在轨道上运行的人造卫星和宇宙飞船,会受到空间辐射的影响。1993年8月21日,美国有五颗卫星同时失效,原因是使用的同一批定时器芯片, 因宇宙射线辐照而失效;我国1994年发射的“风云二号”气象卫星,也是由 于一块VLSI芯片受到空间辐射影响而失效,使卫星失去控制。随着卫星通 信、星载武器和核能和平利用等领域的发展,高可靠抗辐射集成电路有了非常 广阔的用武之地。开发具有高速度、强抗辐射能力的集成电路技术对于发展我 国航天技术、核能技术及在辐射环境下工作的武器系统具有重要的意义。
1.2论文课题的来源
本研究课题来源于“十五?国防预研项目‘抗辐射加固大规模和超大规模 集成电路研究》。
1.3国内外研究现状和CMOS集成电路的发展
1.3.1辐射环境
要研究抗辐射集成电路就必须了解各种辐射环境。电子元器件抗辐射加固 研究要考虑的辐射环境可分为空间自然辐射环境和人造辐射环境。空间自然高 能带电粒子环境包括地球辐射带粒子和穿越卫星轨道的宇宙线,其影响范围包 括整个磁层空间。
地球辐射带是指存在于地球周围的高能带电粒子集中区域,它是由美国学 者Van Alien根据美国第一颗卫星的空阃粒子探测结果推测而发现的…。它是 指在地面高度100~150公里以上的近地空间,存在大量带电粒子,在地磁场 地作用下,始终在地磁场地“捕获区”内运动。根据俘获粒子分布地空间位置 不同,可分为内辐射带和外辐射带.内辐射带在赤道平面上大约600公里~
哈尔滨理工大学工程硕士学位论文
10000公里左右地高度,主要由质子和电子组成,受太阳活动地影响不大。外 辐射带的空间范围延伸得很广.在赤道平面高度约10000公里~60000公里左 右,主要成分是电子。外辐射带受太阳活动的影响很大,当地磁场受到干扰 时,强度和位置都有很显著的变化。在内外地球辐射带的质子能量在10~ 100MeV之问,高能电子能量在O.4~7MeV之间。
宇宙线根据起源可分为银河宇宙线和太阳宇宙线,分别指来自太阳系以外 银河深处的高能带电粒子和伴随太阳耀斑事件发射的高能带电粒子流n,。宇宙 线对电子系统和电子元器件的影响主要表现为单粒子效应。1。来自地球外部的 高能带电粒子在进入地球磁层后,受地磁场作用其运行轨迹发生偏转。因此, 地磁场对宇宙线起到了天然屏蔽的作用。
未与大气发生相互作用的银河宇宙线称为初级宇宙线,其成分有质子 (84.3%、Q粒子(14.4%和其它重离子核“’。对于空间辐射效应来讲,最 重要的是原子量小于等于28的核。初级宇宙线的能量范围在0.1~IOGeV之 间。在地球磁层外(距太阳1个天文单位处可不考虑地磁场的影响,其最大 强度(太阳活动极小年为4个/c1.n2's,且为各向同性。
当太阳耀斑爆发时向外发射的宇宙线的主要部分为高能质子,还包括少量
(5~10%的旺粒子、重粒子和电子,因此又被称为太阳质子事件”1。太阳宇 宙线在离开太阳时是各向同性的,但其运动受到行星际磁场和等离子体的调 制。太阳宇宙线到达地球附近时可视为各向同性的。它也受到地球磁场的屏 蔽。
高空核爆炸产生的大量高能粒子在地磁场的作用下,沿磁力线来回运动, 逐渐扩散成一个围绕地球的辐射带,被称为人工辐射带“1。人工辐射带由高能 电子组成,它存在的时间比高空核爆炸产生的事件时间长,而强度比天然辐射 带强得多。
1.3.2辐射效应
辐射作用于电子设备可对其性能产生不同程度的影响,甚至使其失效。其 中电子设备的基本组成一半导体和微电子器件是辐射最敏感也是最薄弱的环 节。
辐射效应的基本机理,主要研究的是常用材料硅和二氧化硅的辐射效应方 面a辐射粒子与硅材料之问主要有四种相互作用:位移损伤效应、电离辐射总 剂量效应、瞬时电离辐射效应和单粒子效应。
核工业机器人系统中辐照加固技术研究
核工业机器人系统中辐照加固技术研究
辐照加固技术是指利用核辐射对材料进行加固处理的一种方法。核工业机器人系统中的辐照加固技术研究主要是针对核电站中的重要设备和部件进行加固处理，以提高其在工作过程中的耐久性和安全性。
辐照加固技术主要包括两种方法，即辐照硬化和辐照交联。辐照硬化是指将材料暴露于高能量的电子束、γ射线或中子束中，通过辐射引发材料内部结构和性能的改变，从而提高材料的硬度和强度。辐照交联是指将材料暴露于辐射源中，使材料分子间的键结合发生断裂和再结合，从而提高材料的耐热性和抗老化能力。
在核工业机器人系统中，辐照加固技术主要应用于核电站中的核燃料装料机械臂、燃料元件传输机器人等重要设备和部件的制造和维修过程中。通过对这些设备和部件进行辐照加固处理，可以提高其抗辐射性能和耐久性，从而减少核工业机器人在辐射环境中的损坏和故障率，保障核电站的安全运行。
辐照加固技术的研究中存在一些挑战和难点。辐照加固过程中需要选择适当的辐射源和剂量，以确保对材料的加固效果和辐射损伤的控制。辐照加固过程中会引发材料的结构和性能变化，需要进行相关的材料性能测试和评估，以保证加固后的材料符合设计要求。辐照加固技术需要建立完善的辐射安全管理体制和技术规范，以确保操作人员和环境的安全。
SOI技术的抗辐照能力报告
SOI技术的抗辐照能力报告
- 1 -
SOI技术的抗辐照能力报告
SOI技术的抗辐照能力报告
- 2 - 目录
1 关于SOI抗辐照技术的可行方案 ...................................................... 3
2 SOI技术简介 ....................................................................................... 4
2.1 SOI技术的定义 ................................................................................................ 4
2.2 SOI技术的特点 ................................................................................................ 4
3 SOI技术的研究现状 ........................................................................... 7
3.1 常用的四种抗辐射材料 ................................................................................... 7
3.2 SOI技术的应用 ................................................................................................ 7
3.3 SOI技术国际主流公司 .................................................................................... 8
CMOS器件_60_Co_射线_电子和质子电离辐射损伤比较
CMOS器件60Co射线、电子和
质子电离辐射损伤比较*
何宝平陈伟王桂珍
(西北核技术研究所,西安710613)(2005年9月28日收到;2006年1月13日收到修改稿)
利用TRIM95蒙特卡罗软件计算了质子在二氧化硅中的质量阻止本领和能量沉积,比较了质子在二氧化硅中的电离阻止本领与核阻止本领,分析了质子在材料的表面吸收剂量与灵敏区实际吸收剂量的关系.利用60Co射线、1MeV电子和29MeV质子对CC4007RH和CC4011器件进行辐照实验,比较60Co射线和带电粒子的电离辐射损伤情况.实验结果表明,60Co射线、1MeV电子和27MeV质子辐照损伤效应中,在0V栅压下可以相互等效;在5V栅压下,以60Co射线损伤最为严重,1MeV电子的辐射损伤与60Co射线差别不大,9MeV以下质子辐射损伤总是小于60Co射线,能量越低,损伤越小.
关键词:射线,电子,质子,辐射损伤PACC:6180E,6170A
*国防预研基金(批准号:3110705)资助的课题.Email:baopinghe@126com1引言
多年来,人们一直是利用60Co射线对预定用
于空间系统中的CMOS器件进行辐射效应模拟实
验[14],来了解其抗辐射性能.但是,由于空间辐射
环境主要是由高能质子和电子组成,没有60Co射
线.那么,射线对CMOS器件产生的辐射效应同那
些由质子和电子产生的辐射效应是否等效,近年来
一直是国内外研究的热点,并已取得了不少研究成
果[57].本文主要从辐射损伤效应的角度来探索
CC4007RH,CC4011CMOS器件60Co射线、29MeV
低能质子和1MeV电子的辐射损伤等效.
2实验样品和辐照实验
21实验样品描述
实验样品有CC4007RH和CC4011器件,其中
CC4007RH是加固型双互补对CMOS倒相器,制备工
基于SRAM的FPGA抗SEU加固技术
ValueEngineering
0引言现场可编程门阵列（FieldProgrammableGateArray,
FPGA）通常也被称为基于查找表（Look-up-Table,LUT）结
构的PLD器件，是在CPLD等逻辑器件的基础上发展起来
的。FPGA由其配置的不同主要分为两类：一种是基于反
熔丝的一次编程型；另一种是基于SRAM的可再配置型。
由于基于SRAM型的FPGA可以反复烧写，所以它克服了
ASIC器件灵活性不足的特点，而且基于SRAM的FPGA
具有很高的集成密度，可以完成机器复杂的时序及逻辑电
路功能，所以适用于高速、高密度的数字逻辑电路设计领
域。目前FPGA市场占有率最高的两大公司Xilinx和
Altera生产的FPGA大都是基于SRAM工艺的。
基于SRAM工艺的FPGA应用航空航天领域时，容易
受到空间辐射的影响，尤其是单粒子效应（SingleEvent
Upset，SEU）影响，更为严重。SEU效应是由带电粒子投射
到集成电路器件的敏感区域引起的，通常会导致FPGA中
的存储单元发生位翻转（即内容由0变为1，或由1变为
0），带来的后果可能是计算结果错误、程序执行序列错误，
甚至是系统的崩溃等。
1抗SEU翻转效应加固方法研究目前对单粒子翻转效应进行加固的方法总的来说可
以归纳为两类：一类是错误避免（FaultAvoidance），从制作
工艺的角度对器件进行加固，以防止翻转错误的产生；还
有一类是错误容忍（FaultTolerance），从电路设计方面来
加固器件，这种技术并不会与错误发生冲突，即使是有错
误产生，器件仍然能够正常运行。针对单粒子翻转的加固
技术有很多，主要来说包括工艺加固、电阻加固、电容加
固、电路设计加固等。前三种技术属于第一类，但由于采用
错误避免的工艺加固需要更高的成本和更复杂的工艺流程，所以现在人们主要采用错误容忍的电路设计加固技术
进行抗辐射的设计。下文对以上提及的几种加固技术分别
做一个分析：
IEEE期刊论文翻译
期刊论文翻译一：
一种纳米级的辐射加固CMOS锁存器设计和性能分析
文章英文名称：Design and Performance Evaluation of Radiation Hardened Latches for
Nanoscale CMOS
作 者：Sheng Lin, Yong-Bin Kim, and Fabrizio Lombardi
第一作者单位：Electrical and Computer Engineering Department, Northeastern University, Boston,
United States
原文出版出处: IEEE Transactions on Very Large Scale Integration (VLSI) Systems, v 19, n 7, p
1315-1319, July 2011
摘要：深亚微米/纳米 CMOS电路对外部辐射现象更敏感，有可能导致所谓的软错误的发生。因此，在纳米级的电路设计中电路的软错误容忍度是有严格要求的。由于传统的容错方法，在电力方面、面积和性能方面耗费大量的成本，存储单元的低功耗加固设计发展（如插销和存储器）越来越重要。本文提出三个新加固设计的CMOS锁存器，工艺尺寸为32纳米，这些电路是基于施密特触发器的，而第三个电路采用了在反馈回路级联配置。级联ST锁存器的临界电荷比传统的锁存器高112％，而面积增加只有10％。一种锁存器新型的设计指标（QPAR）去测试总体设计效果，包括面积、性能、功耗和抗软错误。（QPAR）表明，设计的级联ST锁存器与现有的加固设计方法相比实现多达36％的改进。蒙特卡罗分析了本文中加固锁存器对电压、温度（PVT）的变化曲线。
关键词：电路可靠性，加固锁存器，纳米CMOS工艺，抗辐射加固，稳健设计。
一、简介INTRODUCTION
由于纳米技术从探索到工业实践发展迅速，纳米电路的操作已被广泛地进行了分析。为了实现较低的VDD和较小的节点电容，电路节点存储的电荷量正在变得越来越小，从而使电路更容易受到外部杂散电压引起的现象的影响，如宇宙射线辐射，由于中子和α粒子。这些高能粒子通过硅产生少数载流子，可能是由源/漏极扩散源收集，从而改变了节点的电压值。这对存储器和锁存器特别有害，影响数据的完整性。就像大多数文献报道的，它可能导致短暂的错误(TFs)。如这个短暂的错误被抽样单元（锁存器）锁存，那么这可能会导致所谓的软错误（SE） 。软错误率（误码率）定义为一种（电路或系统）遇到软错误的概率。误码率发生明显的深亚微米高/纳米的CMOS电路。许多逻辑电路容错方法被提出。防止存储器和
基于工艺的GaN HEMT抗辐射加固研究进展
基于工艺的GaN HEMT抗辐射加固研究进展
席善斌; 高金环; 裴选; 高东阳; 尹丽晶; 彭浩
【期刊名称】《《微处理机》》
【年(卷),期】2019(040)002
【总页数】6页(P1-6)
【关键词】GaN HEMT技术; 抗辐射加固; 有源区隔离工艺; 沟道层厚度; 钝化层结构; 衬底材料
【作 者】席善斌; 高金环; 裴选; 高东阳; 尹丽晶; 彭浩
【作者单位】中国电子科技集团公司第十三研究所 石家庄050051; 国家半导体器件质量监督检验中心 石家庄050051
【正文语种】中 文
【中图分类】TN325+.3
1 引言
现代通讯和国防航天等高科技领域的迅猛发展，对微波电子器件功率特性、频率特性、耐高温特性以及抗辐射稳定性等均提出了更高的要求。第三代半导体材料（GaN、A1N、SiC等）具有带隙宽、击穿电压高等优势，有望满足现代微波技术发展的需求。通过对GaN材料调制掺杂形成的AlGaN/GaN异质结构具有很大的导带断续，延续了GaN材料击穿电场高、热传导率高和电子迁移率高等优点，利用这种异质结构做成的器件具有优异的微波功率特性，而且其宽禁带特点决定了它可以承受更高的工作结温，促使GaN HEMT以其高频、高温及大功率特性成为近年来微波微电子领域的研究热点。
另外，作为宽禁带半导体，GaN材料原子键能很强，因此AlGaN/GaN HEMT器件具有出色的抗辐射特性，其结合了优越的抗辐射和出色的微波功率、高温、高压等特性，故在卫星、太空探测、核反应堆等辐射环境中具有巨大的应用前景，受到广泛的关注和研究。
与Si基半导体器件相比，虽然GaN HEMT具有优越的抗辐射特性，但是与GaN材料自身的抗辐射能力和水平相比较，器件在抗辐射能力上还有较大差距，因此开展GaN HEMT制造工艺研究，进一步提高器件的抗辐射水平就显得尤为必要。故此梳理了国际上近五年公开报道的文献资料，通过对比和改进GaN HEMT制造工艺来提高器件抗辐射水平，从有源区隔离工艺、GaN沟道层厚度、钝化层结构和衬底材料四个方面进行了梳理和分析，并给出了加固工艺优选方法，以期对我国GaN HEMT制造工艺提供指导，促进我国抗辐射加固GaN HEMT的研制和应用。
半导体器件辐射效应及抗辐射加固
半导体器件辐射效应及抗辐射加固
随着空间技术和国防科技的不断发展，半导体器件在航空、航天、军事等领域的应用越来越广泛。然而，半导体器件在受到空间辐射后会产生各种效应，如离子注入、光刻、蚀刻等，这些效应会导致器件性能下降甚至失效。为了提高半导体器件的可靠性，抗辐射加固技术成为了研究热点。
半导体器件受到辐射后，会产生各种效应。其中，离子注入是一种常见的辐射效应，它是指高能离子在半导体中注入并形成堆积层，从而导致器件性能下降。光刻则是指辐射引起的半导体表面形态变化，它会导致器件的几何形状和尺寸发生变化，进而影响性能。蚀刻也是辐射效应之一，它是指辐射引起的半导体表面物质损失和形貌变化，进而导致器件性能下降。
为了应对半导体器件的辐射效应，各种抗辐射加固技术应运而生。材料选择是一种有效的加固方法。通过选择具有优良抗辐射性能的材料，如碳化硅、砷化镓等，可以显著提高半导体器件的抗辐射能力。结构优化也是一种有效的抗辐射加固技术。例如，通过优化器件的结构，可以降低辐射对器件性能的影响。减少剂量率也是一种可行的加固方法。通过降低辐射剂量率，可以减少器件受到的辐射损伤，从而提高器件的可靠性。
为了比较各种加固技术效果，我们选取了一种常见的半导体器件——互补金属氧化物半导体（CMOS）进行实验研究。我们采用材料选择方法，分别选用碳化硅和硅材料制作CMOS器件。实验结果表明，碳化硅材料的CMOS器件性能更稳定，抗辐射能力更强。然后，我们采用结构优化方法，对CMOS器件的结构进行了优化设计。优化后的CMOS器件在受到辐射后，性能下降幅度明显减小。我们采用减少剂量率方法，降低了辐射剂量率。实验结果显示，降低剂量率后，CMOS器件的性能更加稳定。
本文对半导体器件的辐射效应及抗辐射加固技术进行了深入探讨。通过实例分析，我们发现材料选择、结构优化和减少剂量率等抗辐射加固技术均能有效地提高半导体器件的抗辐射能力，从而提高器件的可靠性。其中，材料选择是最为关键的加固方法，它直接决定了器件的抗辐射性能。结构优化和减少剂量率等加固方法虽然在一定程度上也能提高器件的抗辐射能力，但效果不如材料选择明显。因此，在未来的研究中，应更加注重探索新型的、具有优良抗辐射性能的材料，以提高半导体器件的可靠性。
抗辐射模拟CMOS集成电路研究与设计
中国空间科学技术
Ｃｈｉｎｅｓｅ Ｓｐａｃｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ ２０１３年６月
第３期
抗辐射模拟ＣＭＯＳ集成电路研究与设计
赵源 徐立新 赵琦 金星
（１北京理工大学，北京１０００８１）（２中国空间技术研究院，ｊＥ京１ＯＯ０９４）
摘要 为研究宇宙辐射环境中航天器里的模拟互补金属氧化物半导体（Ｃｏｍｐｌｅｍｅｎｔａｒｙ
Ｍｅｔａ１ ０ｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，ＣＭＯＳ）集成电路性能和各种效应，并在辐射效应所产生机制 的基础上，从设计和工艺方面提出了模拟ＣＭＯＳ集成电路主要抗辐射加固设计方法。在宇
宙环境中，卫星中的模拟ＣＭＯＳ集成电路存在ＣＭＯＳ半导体元器件阈值电压偏离、线性
跨导减小、衬底的漏电流增加和转角１／ｆ噪声幅值增加。所以提出了３种对模拟ｃＭＯＳ集
成电路进行抗辐射加固的方法：１）抗辐射模拟ＣＭＯＳ集成电路的设计；２）抗辐射集成电
路版图设计；３）单晶半导体硅膜（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ，ＳＯＩ）抗辐射工艺与加固设计。根据
上面的设计方法研制了抗辐射加固模拟ＣＭＯＳ集成电路，可以取得较好的抗辐射效果。
关键词 互补金属氧化物半导体阈值电压跨导抗辐射单晶半导体硅膜空间环境
航天器
ＤＯＩ：１０．３７８０／Ｊ．ｉｓｓｎ．１０００—７５８Ｘ．２０ｌ３．０３．０１１
１ 引言
模拟ＣＭＯＳ集成电路抗辐射技术是卫星应用的关键技术之一。集成电路作为航天器的核心应
用元器件，其性能和功能已成为各种航天器性能的主要衡量指标之一。随着航天技术的发展和进 步，模拟ＣＭＯＳ集成电路的可靠性和性能也要进行更大的提升：１）增加芯片的可靠性。未来的空
问站和通信卫星的使用寿命在１０年以上，对模拟ＣＭＯＳ集成电路的使用寿命和抗辐射能力都有更
高的要求。在未来的深空探测中面临的辐射环境将主要是太阳宇宙线和银河宇宙线口］，它们将引起
更为严重的单粒子效应。２）加强集成电路的性能。高集成度、系统级芯片（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ， ＳＯＣ）、微机电系统（Ｍｉｃｒｏ—Ｅｌｅｃｔｒｏ—Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ，ＭＥＭＳ）是未来大规模集成电路在航天器中
抗辐射数字电路加固技术研究
第ｌ２卷，第２期 Ｖｏ１．１２，Ｎｏ．２ 电子与封装
ＥＬＥＣＴＲ０ＮＩＣＳ＆ＰＡＣＫＡＧＩＮＧ 总第１Ｏ６期 ２０１２正２ＹＪ
幢
抗辐射数字电路加固技术研究
徐大为，徐静，肖志强，高向东，洪根深，陈玉蓉，周淼 （中国电子科技集团公司第５８研究所，江苏无锡２１４０３５）
摘要：文章对电路抗辐射的机理进行了研究，提出了几种提高数字电路抗辐射能力的方法：通过工
艺控制减小辐射后的背栅阈值电压漂移，通过版图增加体接触、采用环型栅等结构提高单元的抗辐 射能力，通过对电路关键节点的加固提高整体电路的抗辐射能力。为了验证加固方法的可靠性，设 计了一款电路进行抗总剂量、抗瞬态剂量率、抗中子辐射、抗单粒子辐射等多种试验。通过辐照试 验结果可以看到，采用抗辐照方法设计的电路具有较强的抗辐照能力，为今后抗辐照电路的研制和
开发奠定了坚实的基础。 关键词：抗辐射；ＳＯＩ；总剂量
中图分类号：ＴＮ３０６ 文献标识码：Ａ 文章编号：１６８１－１０７０（２０１２）０２—００３７—０３
Ｓｔｕｄｙ ｏｆ ｔｈｅ Ｒａｄｉａｔｉｏｎ－ｈａｒｄ Ａｂｉｌｉｔｙ ｏｆ Ｄｉｇｉｔａｌ Ｃｉｒｃｕｉｔｓ ｘｕ Ｄａ—ｗｅｉ，ＸＵ Ｊｉｎｇ，ＸＩＡＯ Ｚｈｉ－ｑｉａｎｇ，ＧＡＯ Ｘｉａｎｇ－ｄｏｎｇ，ＨＯＮＧ Ｇｅｎ—ｓｈｅｎ， ＣＨＥＮ Ｙｕ’ｒｏｎｇ，ＺＨＯＵ Ｍｉａｏ （Ｃｈｉｎａ Ｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏｒｐｏｒａｔｉｏｎ Ｎｏ．５８ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ，Ｗｕｘｉ ２１４０３５，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｉｎ ｔｈｉｓ ｐａｐｅｒ，ｗｅ ｓｔｕｄｉｅｄ ｔｈｅ ｍｅｃｈａｎｉｓｍ ｏｆ ｒａｄｉａｔｉｏｎ ａｎｄ ｏｆｆｅｒｅｄ ｓｅｖｅｒａｌ ｏｐｔｉｍｉｚａｔｉｏｎ ｍｅｔｈｏｄｓ ｔｏ ｉｍｐｒｏｖｅ ｔｈｅ ｒａｄｉａｔｉｏｎ—ｈａｒｄ ａｂｉｌｉｔｙ ｏｆ ｄｉｇｉｔａｌ ｃｉｒｃｕｉｔｓ．Ａｃｃｏｒｄｉｎｇ ｔｏ ｔｈｅ ｒｅｓｅａｒｃｈ，ｗｅ ｄｅｃｒｅａｓｅ ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ
体硅集成电路版图抗辐射加固设计技术研究
第１ ３卷，第９期 ＶＯ１．１ ３．ＮＯ ９ 电子与封装
ＥＬＥＣＴＲ０ＮＩＣＳ＆ＰＡＣＫＡＧＩＮＧ 总第１２５期 ２０１ ３年９月
体硅集成电路版图抗辐射加固设计技术研究
田海燕，胡永强 （中国电子科技集团公司第５８研究所，江苏无锡２１４０３５）
摘要：辐射效应是电路在太空等领域应用时遇到的首要问题，常常会引起电路出错或失效。为了 满足抗辐射电路设计的需求，必须提高电路抗辐射效应的能力。文章分析了辐射效应对器件产生的
影响。针对电路在辐射环境中应用时存在的问题，文章从版图抗辐射设计加固的角度出发，介绍了
抗总剂量的环形栅、倒比例器件，以及抗单粒子昆倾效应抗辐射版图的设计方法。在电路设计时， 通过上述几种版图设计方法的应用，可以提高电路的抗辐射性能，进而提高电路的可靠性。 关键词：辐射效应；版图设计；可靠性
中图分类号：ＴＮ４０２ 文献标识码：Ａ 文章编号：１６８１・１０７０（２０１３）０９—００２６—０５
Ｒｅｓｅａｒｃｈ ｏｎ Ｄｅｓｉｇｎ ｏｆ Ｒａｄｉａｔｉｏｎ Ｈａｒｄｅｎｅｄ Ｌａｙｏｕｔ ｆｏｒ Ｉｎｔｅｇｒａｔｅｄ
Ｃｉｒｃｕｉｔ ｉｎ Ｓｉ Ｔｅｃｈｎｏｌｏｇｙ ＴＩＡＮ Ｈａｉｙａｎ，ＨＵ Ｙｏｎｇｑｉａｎｇ （Ｃｈｉｎａ Ｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏｒｐｏｒａｔｉｏｎ Ｎｏ．５８ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ，Ｗｕｘｉ ２１４０３５，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：Ｒａｄｉａｔｉｏｎ ｅｆｆｅｃｔ ｉＳ ｔｈｅ ｆｉｒｓｔ ｐｒｏｂｌｅｍｓ ｗｅ ｍｕｓｔ ｆａｃｅ ｗｈｅｎ ｃｉｒｃｕｉｔ ＩＳ ｕｓｅｄ ｉｎ ｓｐａｃｅ．１ｔ ｗｉｌｌ ａｒｉｓｅ ｔｈｅ
ｍｉｓｔａｋｅｓ ａｎｄ ｉｎｖａｌｉｄａｔｉｏｎ ｏｆ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ．Ｉｎ ｔｈｉｓ ｐａｐｅｒ，ｗｅ ａｎａｌｙｚｅ ｔｈｅ ｅｆｆｅｃｔ ｏｆ ｒａｄｉａｔｉｏｎ ｆｏｒ ｄｅｖｉｃｅ， ｆｉｒｓｔｌｙ．Ａｎｄ ｆｏｒ ｉｍｐｒｏｖｉｎｇ ｔｈｅ ｑｕｅｓｔｉｏｎｓ ｗｈｅｎ ｃｉｒｃｕｉｔ ｕｓｅｄ ｉｎ ｓｐａｃｅ，ｗｅ ｉｎｔｒｏｄｕｃｅ ｔｈｅ ｄｅｓｉｇｎ ｍｅａｓｕｒｅ ｏｆ