数字电子技术 数据选择器、分配器共20页文档
第十八讲 数据选择器与分配器
组合逻辑电路
CC14539 数据选择器 1 真值表
输 入 输出 1ST A1 A0 1D3 1D2 1D1 1D0 1Y 使能端低电平有效 1 ×× × × × × 0 0 0 0 × × × 0 0 1D0 0 0 0 × × × 1 1 1ST = 1 时，禁止数据 选择器工作，输出 1Y = 0。 0 0 1 × × 0 × 0 1D 0 0 1 × × 1 ×1 1 0 1 0 × 0 × ×0 1D2 1ST = 0 时，数据选择 0 1 0 × 1 × ×1 器工作。输出哪一路数据 0 1 1 0 × × ×0 1D 由地址码 A1 A0 决定。 0 1 1 1 × × ×1 3
一路输入
D
Y0 Y Y11= D Y2 Y3
多路输出
地址码输入
A1 0
A0 1
EXIT
组合逻辑电路
二、数据选择器的逻辑功能及其使用
1.
8 选 1 数据选择器 CT74LS151
Y ST Y 互补输出端 8 路数据输入端
使能端，低 电平有效
地址信号 输入端
ST A2 CT74LS151 A1 A0 D0D1 D2 D3 D4 D5 D6 D7
0 1 Y = A2A1A0D0 + A20 1A0D1 + A Y = A2A1A0D0 + A2A1A0D1 + 1 0 A2A1A0D2+ A20 1A0D3+ A A2A1A0D2+ A2A1A0D3+ 0 A2A1A0D4+ A20 1A0D5+ A A2A1A0D4+ A2A1A0D5+ 0 A2A1A0D6+ A20 1A0D7 A A2A1A0D6+ A2A1A0D7
实验四_数据选择器和数据分配器
实验四 数据选择器和数据分配器一、实验目的1. 掌握数据选择器和数据分配器的工作原理和特点；2. 熟悉数据选择器、数据分配器的管脚排列和逻辑功能；3. 熟悉数据选择器、分配器的扩展方法。
二、预习要求1. 复习有关数据选择器和数据分配器的章节；2. 按实验内容的要求，做好实验预习报告，画好实验线路图和记录表格。
三、实验设备与器件1. TDN-DS 数字逻辑电路/数字系统设计教学实验系统。
2. 74LS151和74LS138各一片。
3. 数字万用表，连接导线若干。
四、实验的原理数据选择器又叫多路开关，其基本功能相当于多位开关，其集成电路有“四选一”、“八选一”、“十六选一”等多种类型。
我们以“八选一”数据选择器74LS151为例进行实验论证。
数据选择器的应用很广，它可实现任何形式的逻辑函数、将并行码变成串行码和组成数码比较器等。
例如在计算机数字控制装置和数字通信系统中，往往要求将并行形式的数据转换成串行的形式。
若用数据选择器就能很容易完成这种转换。
只要将欲变换的并行码送到数据选择器的信号输入端，使组件的控制信号按一定的编码（如二进制码）顺序依次变化，则可在输出端获得串行码输出，如图1所示。
CB ASQ 0Q 1Q 2并行数据输入选通D 7D 6D 5D 4D 3D 2D 1D 0串行数据输出Y二进制计数器数据选择器图4-1 变并行码为串行码的示意图数据分配器实际上其逻辑功能与数据选择器相反，它的功能是使数据由一个输入端向多个输出端中的某一个进行传送，它的电路结构类似于译码器，所不同的是多了一个输入端。
若数据分配器的输入端恒为1，它就成了译码器。
实际上，我们可以用译码器集成电路充当数据分配器。
例如，用2-4线译码器充当四路数据分配器，3-8线译码器充当八路数据分配器。
具体是将译码器的译码输出充当数据分配器输出，而将译码器的使能输入充当数据分配器的数据输入。
数据选择器和分配器组合起来，可实现多路分配，即在一条信号线上传输多路信号，图4-2即为多路信号的示意图。
8数据选择器和数据分配器
数字电路-08数据选择器和数据分配器应用实验一． 实验目的1. 了解变量译码器和数据选择器的逻辑功能和具体应用。
2. 熟悉中规模组合逻辑器件功能的测试和设计方法。
二． 实验原理（1）变量译码器变量译码器有n 个输入，2n个输出，每个输出唯一地对应一组输入构成的二进制 码，当且仅当输入组合为该码时，输出呈有效电平。
中规模TTL 集成译码器有74LS139（双2输入、4输出）、74LS138（3输入、8输出）和74LS154（4输入、16输出），输出均为低电平有效，并具有低电平有效的使能控制端S —-。
变量译码器除在数字系统中起二进制译码作用外，还可实现组合逻辑函数、数据分配等功能。
74LS139的引脚图如图8-1（a ）所示，片上有两个独立的2线-4线译码器，各 输出逻辑表达式为：Y ——0 =01A A S ⋅⋅、Y ——1 = 01A A S ⋅⋅、Y ——2 =01A A S ⋅⋅、Y ——3 = 01A A S ⋅⋅显然，当使能S —-为有效电平“0”时，如果译码器A 1，A 0输入的是逻辑函数的输入变量A ，B ，则Y ——i 代表了A ，B 构成的最小项m i 的反函数（最大项）。
所以，2线-4线通用译码器可附加与非门（与门）实现用标准与-或（标准或-与）表达式表示的二变量组合逻辑函数。
同理，n 线-2n 线通用译码器可实现n 变量的组合逻辑函数。
如果把译码器的使能端S 作为数据输入端，则可实现数据分配功能。
被分配的串行数字信号D i 从S 输入，当A 1，A 0为不同的二进制码时，D i 信号被分配到译码器对应的输出端Y ——i 。
比如A1A0为“11”时， D i 信号被分配到Y ——3，此时Y ——0～Y ——2输出均为高电平。
（a ） （b ） （c ）图8-1 器件引脚排列（2）数据选择器数据选择器有n 位控制信号，2n 个数据输入。
每组控制码能够选择唯一的一个数据输出，类似由控制码切换的多选一开关。
数字电子技术(第四版)(孙津平)章 (4)
图 3.22 例8的连接图
3. 例9
试用八选一数据选择器74LS151产生逻辑函数
解 把逻辑函数变换成最小项表达式：
八选一数据选择器的输出逻辑函数表达式为
若将式中A2、A1、A0用A、B、C来代替, D0=D1=D3= D6=1, D2=D4=D5=D7=0，画出该逻辑函数的逻辑图， 如图 3.23所示。
1. 74LS151是一种典型的集成电路数据选择器。 如图3.21所示 是74LS151的管脚排列图。 它有三个地址端A2A1A0。 可选择
D0～D7八个数据， 具有两个互补输出端W和Ｗ。 其功能如表3.12
所示。
图 3.21 74LS151 （a） 符号图; (b) 管脚图
2. 例 8 用两片74LS151连接成一个十六选一的数据选择器。 解 十六选一的数据选择器的地址输入端有四位， 最高
止工作。
图3.18 例7的连接图
3.4 数据选择器和数据分配器
3.4.1 数据选择器
数据选择器按要求从多路输入选择一路输出， 根据输入端 的个数分为四选一、 八选一等等。 其功能相当于如图3.19所示 的单刀多掷开关。
图3.19 数据选择器示意图
如图3.20所示是四选一选择器的逻辑图和符号图。 其
2. 非二进制编码器(以二-十进制编码器为例) 二-十进制编码器是指用四位二进制代码表示一位十进制数 的编码电路， 也称１0线-４线编码器。四位二进制代码共有16 种组合状态， 而0～9共10个数字只用其中 10 个状态， 所以二-十进制编码方案很多。 最常见是8421 BCD码编码器，
如图3.7所示。 其中,输入信号I0～I9代表0～9共10个十进制信号， 输出信号Y0～Y3为相应二进制代码。
话铃响用1表示， 铃没响用0表示。 当优先级别高 的信号有效时， 低级别的则不起作用， 这时用×表示； 用
数字电子技术-数据选择器
G A2 A 1 A 0 D7 D6 D5 D4 D3 D2 D 1D 0 0
L ABC ABC ABC ABC
A BC
1
图4.3.5 例4.3.1逻辑图
=m3+m5+m6+m7
画出连线图。
（2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。 例4.3.2 试用4选1数据选择器实现逻辑函数：
三、数据选择器的应用
2．数据选择器的通道扩展
用两片74151组成 “16选1”数据选择器
Y
Y
≥1
&
Y
Y
74151(2)
G A 2 A 1 A 0 D7 D6 D 5 D4 D 3 D2 D1 D0
Y
Y
74151(1)
G A2 A1 A0
D7 D 6 D5 D4 D3 D2 D 1 D0
1
D15D14 D13 D12D11 D10 D 9D8
A>B、A<B、A=B：输出，高有效
（2）逻辑功能：
输入 A（a3a2a1a0）> B (b3b2b1b0)：输出（A > B）= 1
二、数据分配器
（一）数据分配器的功能 分配器与选择器的功能相反
一输入
多输出 数据分配器——将一路输入数据根据地址选择码分配给多
路数据输出中的某一路输出。
当F = 1时它即为普通的译 码器。
逻辑符号
用译码器 输D 入
1
0
Y0
G2A
Y1 Y2
G1
74183
Y3 Y4
第四节 数据选择器和数据分配器
数据选择器 在多个通道中选择其中的某一路，或 多个信息中选择其中的某一 个信息传送或加以处理，
数字电路-数据选择器
.
3
二、数据选择器
多输入 选择 一输出
n （一） 分类：二选一、四选一、八选一、十六选一
1. 四选一数据选择器
A1A0——通道选择信号(地址码输入） D3~D0——数据输入端
ST ——使能控制端
ST 0 ——选择器处于工作态
.
4
4选1数据选择器的电路分析
（1）逻辑电路
2 位地址 码输入端
A1
A0
输入端
D4
D5
D6
D7
3 个地址 A0
1
输入端
A1
1
1 A2
1
&
≥1
2个互补 W 输出端
1 W
1
1
1
.
8
74LS151的逻辑图
3、八选一数据选择器CT74LS151
八选一需 三位地址码
ST 0:选择器处于工作态
Y A 2A 1 A 0 D 0 A 2A 1 A 0 D 1 A 2 A 1 A 0 D 2 A 2 A 1 A 0 D 3
i 0
D2
Y
D1
控制Di ，就可得到不同的逻辑函数。
D0
0 EN
C BA
.
15
◆ 逻辑函数产生器
Y A 1 A 0 D 0 A 1 A 0 D 1 A 1 A 0 D 2 A 1 A 0 D 3
将地址码输入A1A0逻辑变量 其余逻辑变量Di 称剩余函数
例：用四选一实现函数
构成需要的逻辑函数
D 06
D6
D 07
D7
Y
Y0
D 10 D 11 D 12
D 13 D 14
D 15
D 16
.
02-第15讲 本讲小结-课件
《数字电子技术基础》
第十五讲 若干常用中规模组合逻辑电路——数据分配器和数据选择器
█ 数据选择器（MUX）
“数据选择器”（multiplexer）的功能与数据分 配器相反，它实现的是根据地址选择码从多路输入 数据中选择1路进行输出。
数据分配器是一种应用非常广泛的通用逻辑器 件，数据选择范围不够时，可对其进行扩展。
《数字电子技术基础》
第十五讲 若干常用中规模组合逻辑电路——数据分配器和数据选择器
█ 数据选择器和分配器的应用 “数据选择器”和“ 数据分配器”最广泛的应用是 用它们来实现组合逻辑函数，其设计特点是： ◆ 不用对逻辑函数F进行化简，省时方便； ◆ 检查和排除故障容易； ◆ 可以使集成芯片的数目减到最少。
《数字电子技术基础》
第十五讲 若干常用中规模组合逻辑电路——数据分配器和数据选择器
本讲小结
《数字电子技术基础》
第十五讲 若干常用中规模组合逻辑电路——数据分配器和数据选择器
█ 数据分配器（DEMUX）
“数据分配器”（demultiplexer）的功能类似 于一个单刀多掷开关，其可在地址码电位的控制 下，将一个信号源送到几个不同的输出端，实现 数据的分路传送。
数字电子技术电路组合逻辑电路数据选择器、分配器
数据输出 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
S1 — 数据输入（D）
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138
A0 A1 A2 STB STC STA
S2 — 数据输入（D）
A0 A1 A2 地址码
S3 S2 S1
数据输入 (任选一路)
用 MSI 实现组合逻辑函数
3. 4. 1 用数据选择器实现组合逻辑函数 一、基本原理和步骤 1. 原理：选择器输出为标准与或式，含地址变量的
选择控制
1 路-4 路 数据分配器
A1
A0
Y0
函
Y1
数
Y2
式
Y3
Y0
Y1
Y2
Y3
&&&&
真
00
D0 0 0
值
表
01
0 D0 0
10
0 0Hale Waihona Puke 0110 0 0D
D
1
1
逻辑图
A1
A1
二、集成数据分配器 用 3 线-8 线译码器可实现 1 路-8 路数据分配器
二、集成数据分配器
用 3 线-8 线译码器可实现 1 路-8 路数据分配器
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138
A0 A1 A2 STB STC STA
A0 A1 A2
S3 S2 S1
…
任何一个函数都可以 写成最小项之和的形式
2. 基本步骤 (1) 选择集成二进制译码器 (2) 写函数的标准与非-与非式 (3) 确认变量和输入关系 (4) 画连线图 二、应用举例 [例] 用集成译码器实现函数 [解] (1) 三个输入变量，选 3 线 – 8 线译码器 74LS138
数据选择器和分配器
四选一选择器构成八选一选择器
集成数据选择器
集成双4选1数据选择器74LS153
VCC 2S A0 2D3 2D2 2D1 2D0 2Y
16 15 14 13 12 11 10 9 74LS153
12345678
1S A1 1D3 1D2 1D1 1D0 1Y GND
一般将卡诺图的变量数称为该图维数。如果把某些变量也作为卡诺图 小方格内的值，则会减小图的维数，这种图称为降维图。
当函数输入变量的数目大于数据选择器的地址端的数目，只有将函数 卡诺图的维数降到与选择器卡诺图的维数相同，两个卡诺图的才能一一 对应。也就是说，对于函数输入变量多于选择器地址端的电路设计，必 须先对函数的卡诺图进行维图。
×××× 1
D0
000
0
D1 0 0 1
0
D2
010
0
D3
011
0
D4
100
0
D5 1 0 1
0
D6
11
0
0
D7
111
0
输出
YY
0
1
D0 D0
D1
D1
D2 D2
D3 D3
D4 D4
D5 D5
D6 D7
D6 D7
VCC D4 D5 D6 D7 A0 A1 A2
16 15 14 13 12 11 10 9 74LS151
D1 D D3 D
D5 D D7 1
由此可绘制出电路图。
此图可以看出，当逻辑变量数大于数据 选择器地址变量数时，由降维图绘制电 路需要增加部分门器件。
图（b）还可以继续降维得到图（C）。 用四选一数据选择器和部分门电路即可 实现逻辑函数的组合逻辑电路。
CH34数据选择器和分配器
S1
0 1
0 1
1/2 74LS139
0 1 A2 A1 A0 0∼7
0 1
74LS139 双 2 线 - 4 线译码器
S A4 A3 1 1 1 0 1 0 1 0
3. 4. 2 数据分配器 一、1 路- 4 路数据分配器
数据 输入
第三章 组合逻辑电路 数据输出
D
1 路-4 路 数据分配器 A1 0 1 0 1 D 0 0 0 A0 0 D 0 0 0 0 D 0 0 0 0 D
二、集成数据选择器 集成双4 集成双4选1数据选择器74LS153 数据选择器74LS153
第三章 组合逻辑电路
Y = D0 A A0 + D A A0 + D2 A A0 +D3 A A0 1 1 1 1 1
第三章 组合逻辑电路
例
将四选一数据选择器扩为八选一数据选择器。 将四选一数据选择器扩为八选一数据选择器。
Y0 Y1 Y2 Y3
= D⋅ A1 A0 ⋅ = D⋅ A1 A ⋅ 0 = D⋅ A A0 ⋅ 1 = D⋅ A A ⋅ 1 0
函 数 式 Y1 Y2
&
选择控制
Y0
&
Y3
&
真 值 表
A A Y0 Y1 Y2 Y3 1 0
0 0 1 1 D
&
1
1
逻辑图
A1
A1
第三章 组合逻辑电路
用74LS138组成八路分配器 组成八路分配器
第三章 组合逻辑电路
(2) 不 用 使 能 端 进 行 扩 展。
第三章 组合逻辑电路
四片 8 选 1（74151） （ ）
32 选 1 数据选择器