全差分CMOS运算放大器的设计
CMOS运算放大器的设计
报告人：
指导老师：
二0一三年十一月 目录 第一章 绪论............................................................................................... 4 1.1设计平台及软件介绍....................................................................................... 4 1.1.1 PSPICE简介.................................................................................................. 4 1.1.2 L-Edit简介............................................................................................ 4 1.1.3 Cadence OrCAD Capture简介.............................................................. 4 1.2 设计方法.......................................................................................................... 5 1.2.1CMOS运算放大器设计方法..................................................................... 5 1.2.2运算放大器的性能优化......................................................................... 5
第二章 全差分运算放大器基础 .............................................................. 7 2.1 MOS器件基本特性............................................................................................ 8 2.1.1 MOSFET的结构和大信号特性................................................................ 8 2.1.2 MOSFET的小信号模型............................................................................ 9 2.2运算放大器概述............................................................................................. 10 2.3全差分运算放大器特点................................................................................. 11
第三章 CMOS模拟运放设计 ................................................................ 13 3.1设计目标......................................................................................................... 13 3.2电路结构分析................................................................................................. 13 3.3.1 输入级设计.......................................................................................... 15 3.3.2电流镜电路........................................................................................... 15 3.3.3偏置电路............................................................................................... 16 3.3.4 输出级.................................................................................................. 17 3.3.5 整体电路.............................................................................................. 17
第四章 运放参数的模拟与测量 ............................................................ 19 4.1瞬态分析......................................................................................................... 19 4.2 温度特性........................................................................................................ 20 4.3输出阻抗......................................................................................................... 21 4.4交流特性分析................................................................................................. 22 5.1版图设计基础................................................................................................. 23 5.1.1设计流程............................................................................................... 23 5.1.2 L-edit中的版图设计 ............................................................................ 24 5.2 版图设计........................................................................................................ 25 5.3版图参数的提取并仿真................................................................................. 26 5.3.1版图参数的提取和修改....................................................................... 26 5.3.2电路仿真............................................................................................... 26
第六章 总结............................................................................................. 28 【参考资料】........................................................................................... 29 附录： ....................................................................................................... 30 一、Pspice仿真代码：...................................................................................... 30 1、原理层次仿真代码（偏置电压由直流电压直接替代）...................... 30 2、MOS分压电路中MOS宽长比确定电路................................................... 32 3、最终Pspice仿真代码............................................................................ 32 二、版图生成代码............................................................................................... 34 三、版图修改代码............................................................................................... 37
全差分套筒式共源共栅放大器及其共模反馈电路解读
一 毕业设计（论文）进展情况运算放大器是许多模拟系统和混合数字信号系统中的一个完整部分,也是构成这些系统的基本单元. 因而设计高性能的运算放大器可以使系统的总体性能得到提高。
一、两级运算放大器分析两级CMOS 运算放大器的设计V DDV SSM1M2M3M4M5M6M7M8VnC LC cvoutvin1vin2irefxy3I d5两级CMOS 运算放大器1、基本目标参照《CMOS 模拟集成电路设计第二版》p223.例6.3-1设计一个CMOS 两级放大器，满足以下指标：5000/(74)v A V V db = 2.5DD V V = 2.5SS V V =-5GB MHz = 10L C pF = 10/SR V s μ>out V V ±范围=2 1~2ICMR V =- 2diss P mW ≤ 相位裕度：60为什么要使用两级放大器，两级放大器的优点：单级放大器输出对管产生的小信号电流直接流过输出阻抗，因此单级电路增益被抑制在输出对管的跨导与输出阻抗的乘积。
在单级放大器中，增益是与输出摆幅是相矛盾的。
要想得到大的增益我们可以采用共源共栅结构来极大地提高输出阻抗的值，但是共源共栅结构中堆叠的MOS 管不可避免地减少了输出电压的范围。
因为多一层管子就要至少多增加一个管子的过驱动电压。
这样在共源共栅结构的增益与输出电压范围相矛盾。
为了缓解这种矛盾引进了两级运放，在两极运放中将这两点各在不同级实现。
如本文讨论的两级运放，大的增益靠第一级与第二级相级联而组成，而大的输出电压范围靠第二级这个共源放大器来获得。
典型的无缓冲CMOS 运算放大器特性 边界条件要求工艺规范 见表2、3电源电压 %105.2±±V电源电流 100Μa 工作温度范围0~70°特性要求增益 dB 70≥增益带宽 ≥5MHz建立时间 s μ1≤ 摆率 s /5μV ≥ICMR ≥V 5.1± CMRR ≥60dB PSRR ≥60dB 输出摆幅 ≥V 5.1±输出电阻 无，仅用于容性负载失调 mV 10±≤噪声 ≤100Hz nV (1kHz 时) 版图面积≤50002)(最小沟道长度⨯ 表1 典型的无缓冲CMOS 运算放大器特性2、两级放大电路的电路分析图1中有多个电流镜结构，M5,M8组成电流镜，流过M1的电流与流过M2电流1,23,45/2d d d I I I ==，同时M3，M4组成电流镜结构，如果M3和M4管对称，那么相同的结构使得在x ，y 两点的电压在Vin 的共模输入范围内不随着Vin 的变化而变化，为第二极放大器提供了恒定的电压和电流。
CMOS高性能运算放大器研究与设计
CMOS运算放大器的优势
CMOS运算放大器具有低功耗、高集成度、宽频带和良好的温度稳定性等优点。 相较于其他类型的运算放大器，如双极型和MOSFET型，CMOS运放具有更低的功耗 和更高的集成度，使得它在便携式设备和嵌入式系统中的应用具有显著优势。
CMOS低功耗运算放大器的设计 考虑因素
设计CMOS低功耗运算放大器时，需要考虑以下几个关键因素：
随着科技的不断发展，电子设备对高性能运算放大器的需求日益增长。其中， CMOS多级运算放大器因其高精度、低功耗、高稳定性等优点，被广泛应用于各种 模拟电路中。本次演示将探讨高性能CMOS多级运算放大器的研究与设计。
一、CMOS多级运算放大器概述
CMOS多级运算放大器是一种复杂的模拟电路，其性能由其增益、带宽、电源 抑制比、共模抑制比等因素决定。在CMOS工艺中，通过多级的放大级联，可以实 现更高的放大倍数和更低的噪声。
CMOS高性能运算放大器研究与设计
01 引言
03 研究方法
目录
02 文献综述 04 参考内容
引言
随着科技的不断发展，运算放大器在各种应用领域中的作用越来越重要。特 别是在复杂电子系统中，高性能运算放大器的设计和应用更是不可或缺。CMOS技 术由于其低功耗、高集成度和易于规模化的优点，成为了高性能运算放大器设计 的首选。本次演示将重点探讨CMOS高性能运算放大器的设计与研究。
3、仿真与优化
在设计和版图完成后，需要通过仿真软件对电路进行仿真，以验证其性能是 否满足设计要求。如果性能不满足要求，需要对电路和版图进行优化。优化的目 标通常包括提高增益、提高带宽、降低电源抑制比、降低噪声等。
三、高性能CMOS多级运算放大 器的应用
高性能CMOS多级运算放大器因其优异的性能被广泛应用于各种模拟电路中， 如放大器、比较器、模拟乘法器、模拟加减法器等。同时，在通信、雷达、音频 处理、图像处理等领域，高性能CMOS多级运算放大器也有着广泛的应用。
采用折叠式结构的两级全差分运算放大器的设计
目录1. 设计指标 (1)2. 运算放大器主体结构的选择 (1)3. 共模反馈电路（CMFB）的选择 (1)4. 运算放大器设计策略 (2)5. 手工设计过程 (2)5.1 运算放大器参数的确定 (2)5.1.1 补偿电容Cc和调零电阻的确定 (2)5.1.2 确定输入级尾电流I0的大小和M0的宽长比 (3)5.1.3 确定M1和M2的宽长比 (3)5.1.4确定M5、M6的宽长比 (3)5.1.5 确定M7、M8、M9和M10宽长比 (3)5.1.6 确定M3和M4宽长比 (3)5.1.7 确定M11、M12、M13和M14的宽长比 (4)5.1.8 确定偏置电压 (4)5.2 CMFB参数的确定 (4)6. HSPICE仿真 (5)6.1 直流参数仿真 (5)6.1.1共模输入电压范围（ICMR） (5)6.1.2 输出电压范围测试 (6)6.2 交流参数仿真 (6)6.2.1 开环增益、增益带宽积、相位裕度、增益裕度的仿真 (6)6.2.2 共模抑制比（CMRR）的仿真 (7)6.2.3电源抑制比（PSRR）的仿真 (8)6.2.4输出阻抗仿真 (9)6.3瞬态参数仿真 (10)6.3.1 转换速率（SR） (10)6.3.2 输入正弦信号的仿真 (11)7. 设计总结 (11)附录（整体电路的网表文件） (12)采用折叠式结构的两级全差分运算放大器的设计1. 设计指标5000/ 2.5 2.551010/21~22v DD SS L out dias A V VV V V VGB MHz C pF SR V s V V ICMR V P mWµ>==−==>=±=−≤的范围2. 运算放大器主体结构的选择图1 折叠式共源共栅两级运算放大器运算放大器有很多种结构，按照不同的标准有不同的分类。
从电路结构来看, 有套筒式共源共栅、折叠式共源共栅、增益提高式和一般的两级运算放大器等。
全差分套筒式运算放大器设计
全差分套筒式运算放大器设计1、设计内容本设计基于经典的全差分套筒式结构设计了一个高增益运算放大器，采用镜像电流源作为偏置。
为了获得更大的输出摆幅及差模增益，电路采用了共模反馈及二级放大电路。
本设计所用到的器件均采用SMIC 0.18µm的工艺库。
2、设计要求及工艺参数本设计要实现的各项指标和相关的工艺参数如表1和表2所示：3、放大器设计3.1 全差分套筒式放大器拓扑结构与实际电路图1 全差分套筒式放大器拓扑结构图2 最终电路图3.2 设计过程在图1中，Mb1和M9组成的恒流源为差放提供恒流源偏置，且M1，M2完全一样，即两管子所有参数均相同。
Mb2、M7和M8构成了镜像电流源，M5、M6和M7、M8构成了共源共栅电流源，M1、M2、M3、M4构成了共源共栅结构，可以显著提高输出阻抗，提高放大倍数（把M3的输出阻抗提高至原来的（gm3 + gmb3）ro2倍。
但同时降低了输出电压摆幅。
为了提高摆幅，控制增益，在套筒式差分放大器输出端增加二级放大。
本设计中功率上限为10mW，可以给一级放大电路分配3mA的电流。
设计要求摆幅为3V，所以图1中M1、M3、M5、M9的过驱动电压之和不大于1.8-3/2=0.3V。
我们可以平均分配每个管子的过驱动电压。
根据漏电计算流公式(1)（考虑沟道长度调制效应），可以计算出每个管子的宽长比。
I D=12μn C ox WL(V GS−V TH)2(1+λV DS)(1)其中，C ox等于ε/t ox，μn和t ox可以从工艺库中查找。
4、仿真结果经过调试优化之后的仿真结果如以下各图所示：图3 增益及相位裕度从图中可以看出，本设计的低频增益达到了74.25dB，达到了预期要求。
3dB 带宽为35kHz左右，比较小，可见设计还有改进的余地。
当CL为2pF时，相位裕度：PM=180°+∠βH(ω)=180°−125.5°=54.5°电源电压为1.8V时，输出摆幅如下图所示，达到了3V。
全差分套筒式共源共栅放大器及其共模反馈电路
一毕业设计（论文）进展情况60为什么要使用两级放大器，两级放大器的优点：单级放大器输出对管产生的小信号电流直接流过输出阻抗，因此单级电路增益被抑制在输出对管的跨导与输出阻抗的乘积。
在单级放大器中，增益是与输出摆幅是相矛盾的。
GB GB GB ()()()p p z的相位裕量，所以2.2 10LC因此由补偿电容最小值即可以得到2m112'1g (/)(/)2/12N W L W L K I ==≅ 用负ICMR 公式计算5Dsat V 由式（12）我们可以得到下式15(min)IC SS GS Dsat V V V V =++如果5DS V 的值小于100mv ，可能要求相当大的5(/)W L ，如果5Dsat V 小于0，则ICMR 的设计要求则可能太过苛刻，因此，我们可以减小5I 或者增大5(/)W L 来解决这个问题，我们为了留一定的余度我们(min)IC V 等于-1.1V 为下限值进行计算152511(min)Dsat IC TN SS I V V V V β=---（）则可以得到的5Dsat V 进而推出555'2552(/)()Dsat S W L K V ==（I ）11/1≅即有58(/)(/)11/1W L W L =≅为了得到60°的相位裕量，6m g 的值近似起码是输入级跨导1m g 的10倍（allen 书p.211例6.2-1），我们设us g g m m 9421016==，为了达到第一级电流镜负载（M3和M4）的正确镜像，要求46SG SG V V =，图中x ，y 点电位相同我们可以得到6644(/)(/)64/1m m gW L W L g ==进而由6662(/)m Pd g K W L I '=我们可以得到直流电流 22m6m667''6666g g 113.72(/)2d d I I A K W L K S μ==== 同样由电流镜原理，我们可以得到7755(/)(/)32/1d d IW L W L I ==3、仿真和测量 （1）DC 分析图2 VOUT 、M5管电流、M7管电流、Vx 与Vy 与输入共模电压变化的关系图4 测量共模输入范围的电路图图5 运放的输入共模电压范围从图中可以得到输入共模范围满足设计指标(-1V~2V)（3）测量输出电压范围在单位增益结构中，传输曲线的线性收到ICMR 限制。
CMOS全差分轨对轨跨导器的设计及其应用
摘 要随着集成电路技术的发展，电流模式电路的研究设计已经成为国内外微电子、集成电路设计领域的热门前沿课题。
全差分式跨导运算放大器是电流模式电路的一种通用标准集成电路，是模拟系统和数字混合系统的基础。
跨导运放的基础应用有电压比较器和连续时间跨导-电容滤波器等。
本文主要研究设计一种新型全差分轨对轨输入的跨导器，其输入/输出动态范围线性可调节，并应用全差分轨对轨跨导器电路构造电压模式和电流模式的多功能双二阶滤波器。
具体研究内容如下：1、设计了一种新型全差分轨对轨结构且线性范围可调节的CMOS 跨导器电路，全差分电路由主放大器和共模反馈环路电路两部分组成，主放大器是由P型电路和Nμ工型电路的栅极并联组成。
电路是单级结构。
应用Cadence 软件，SMIC0.18m 艺,电源电压为1.8V,仿真结果表明：通过连续调节源级负反馈电阻值（0~30KΩ），单级跨导增益最高值为-69.7dB；输出电流的-3 dB截止带宽最高为396Mhz；输入电压线性范围扩展到±0.7V, 输出电流,与不包含源级负反馈电阻相比，范围增大了约5倍；CMRR为-124dB；PSRR为-62dB；功耗为1.5mW。
2、基于所设计的CMOS全差分轨对轨跨导器电路，分别应用组成电压比较器、电压模式和电流模式的多功能双二阶滤波器、模拟各种功能运算。
功能运算模拟包括全差分式电压模式和全差分式电流模式的加法器和积分器。
所设计的双二阶滤波器可以根据不同的输入端参数，实现低通、高通、带通、带阻四种滤波功能。
并且采用所设计双二阶滤波器并联实现四阶电压模式和电流模式滤波器，使用仿真软件Cadence，验证设计的正确性。
3、设计并绘制了不包含无源电阻的CMOS 全差分轨对轨跨导器的电路版图，其版图通过DRC、LVS、RCX验证，进行后仿真PS。
仿真结果表明：跨导增益、截止带宽均有下降，但基本与前仿真一致。
关键字：轨对轨；CMOS 全差分跨导器；跨导-电容双二阶滤波器；电压比较器AbstractWith the high speed development of integrated circuit, the study and design of current-mode circuit has becoming a popular advanced topic in microelectronics or integrated circuit fields of domestic and overseas. Fully differential operational transconductor amplifier (FD OTA) is a general integrated circuit standard of the current-mode circuit , and it is a basis between analog system and digital mixed system.The applications contain Voltage comparator and continuous time transconductance-capacitance filter.This paper mainly studies a new type transconductor with input of fully differential and rail-to-rail, its input/output dynamic range is linear adjustable, and using the transconductor circuit structure multifunctional Biquad filter of voltage mode and current mode. The main work is summarized as follows:Firstly, a new CMOS fully differential OTA circuit with rail-to-rail input and linear adjustable is designed, The fully differential circuit contains main amplifier and common mode feedback (CMFB)circuit . The main amplifier is both P-type、N-type paralleling gate pole.Circuit is only primary structure. Under the condition of SMIC 0.18 µm process and power voltage of 1.8 V, With Cadence application software, the simulation results show that: single grade transconductance gain is -69.7 dB, output current -3 dB by up to 396 Mhz bandwidth, input linear range expand to ±0.7 V, output current range expand about 5 times without source negative feedback resistance.CMRR for -124 dB, PSRR for -62 dB, and power consumption for 1.5 mW through continuous adjusting source resistance (0 to 30 KΩ ).Secondly, based on the design of the CMOS fully differential OTA circuit, a voltage comparator and voltage mode / current mode fully differential multifunctional Biquad filters are designed ,and all sorts of function operation analog respectively. Analog include adder and integrator with voltage mode fully differential and current mode fully differential. According to the input parameters, the Biquad filter can realize low-pass, high-pass, band-pass, band resistance four functions. The voltage mode and current mode four order filters are designed by the Biquad filter, and the validity of the design is verified with Cadencesoft.Thirdly, a CMOS fully differential OTA circuit layout is designed and mapped without source negative feedback resistance. And the layout is through the DRC, LVS, RCX verification, post simulation (PS). The simulation results show that: the overall performance of PS is consistent with the former simulation except for a slight decrease of transconductance gain, the -3dB bandwidth and linear range.Key words: rail-to-rail; CMOS fully differential OTA; transconductance-capacitance Biquad filter; voltage comparator目 录摘 要I Abstract II 第一章 绪论1§1.1引言 (1)§1.1.1模拟集成跨导放大器概述 (1)§1.1.2 研究目的和意义 (1)§1.2国内外研究现状 (2)§1.3本论文内容安排 (3)第二章 全差分跨导运算放大器基本原理及其非线性分析4§2.1 全差分跨导运算放大器理论 (4)§2.1.1全差分跨导运算放大器符号表示 (4)§2.1.2全差分跨导运算放大器结构框图 (5)§2.2 全差分电路的线性化技术 (7)§2.3全差分结构和伪差分结构比较 (9)§2.4 本章小结 (10)第三章 新型线性可调节FD OTA设计关键技术与仿真实现11§3.1 FD OTA电路总体结构设计 (11)§3.1.1轨对轨交叉耦合差动式CMOS输入级 (11)§3.1.2电路中使用的电流镜 (13)§3.2 电路中使用的共模反馈电路 (17)§3.3电路中使用的电压偏置电路 (18)§3.4主跨导器电路的设计和分析 (18)§3.5 CMOS FD OTA电路仿真验证 (22)§3.6 本章小结 (27)第四章 全集成 CMOS FD OTA的应用28§4.1电压比较器 (28)§4.1.1电压比较器的简单介绍 (28)§4.1.2 CMOS FD OTA模块构成的电压比较器 (28)§4.2全差分连续时间CMOS双二阶滤波器 (29)§4.2.1双二阶滤波器 (29)§4.2.2跨导-电容连续时间滤波器的设计方法 (30)§4.3跨导-电容模块的功能模拟 (31)§4.3.1全差分积分器简单介绍 (31)§4.3.2全差分跨导器模拟电阻 (32)§4.3.3全差分电压模式和电流模式的加法器 (32)§4.3.4全差分电压模式和电流模式的积分器 (33)§4.4双二阶CMOS FD OTA-C连续时间滤波器的设计 (35)§4.4.1电压模式双二阶CMOS FD OTA-C滤波器的设计和分析 (35)§4.4.2电压模式双二阶CMOS FD OTA-C滤波器的仿真验证 (36)§4.4.3电流模式双二阶CMOS FD OTA-C滤波器的设计和分析 (37)§4.4.4电流模式双二阶CMOS FD OTA-C滤波器的仿真验证 (38)§4.5四阶CMOS FD OTA-C连续时间滤波器的设计 (39)§4.5.1 电压模式四阶CMOS FD OTA-C滤波器的设计电路和仿真 (39)§4.5.2 电流模式四阶CMOS FD OTA-C滤波器的设计电路和仿真 (40)§4.6本章小结 (41)第五章 基准源的设计和仿真42§5.1基准源的分类和特点 (42)§5.1.1带隙电压基准 (42)§5.1.2带隙电流基准 (44)§5.2电路中使用的基准电流源设计和仿真 (46)§5.2.1 带隙基准电流电路的工作原理 (46)§5.2.2电路分析 (47)§5.2.3电路仿真 (47)§5.3本章小结 (49)第六章 电路版图设计、验证和后仿真50§6.1模拟电路版图设计步骤 (50)§6.2版图设计中的注意事项 (50)§6.3电路版图设计和后仿真实现全过程 (51)§6.4本章小结 (53)第七章 总结与展望55§7.1 总结 (55)§7.2 展望 (55)参考文献57致 谢60作者在攻读硕士期间主要研究成果61第一章绪论第一章 绪论§1.1引言电流模式设计方法是近几十年的重大发现和未来模拟集成电路发展的新阶段。
cmos 差分放大电路 镜像电流源 -回复
cmos 差分放大电路镜像电流源-回复文章标题：CMOS差分放大电路及镜像电流源详解引言：在现代电子领域中，差分放大电路凭借其优异的抗干扰能力和放大性能而得以广泛应用。
而在CMOS技术中，镜像电流源担当着重要的角色，为差分放大电路的正常工作提供了稳定的电流源。
本文将详解CMOS差分放大电路和镜像电流源的工作原理和设计技巧。
一、差分放大电路的基本原理差分放大电路主要由两个输入端和一个输出端组成，分别为非反相输入端（+）和反相输入端（-），通过放大两个输入信号的差值实现输出信号的放大。
其基本原理如下：1. 输入双极性：差分放大电路具有对称的输入，能够同时接收正负极性的信号。
2. 共模抑制比（CMRR）高：差分放大电路可以有效抑制输入信号的共模干扰，并放大差模信号。
3. 抗干扰能力强：差分放大电路能够抵御来自外部环境的电磁干扰和噪声。
二、CMOS差分放大电路的结构CMOS（互补金属氧化物半导体）技术是制造集成电路的常用技术之一，在差分放大电路中也广泛应用。
CMOS差分放大电路由一对互补MOS场效应晶体管（NMOS和PMOS）构成，其结构如下：- 输入级：由一对NMOS和PMOS晶体管组成，通过这对晶体管构成差分输入。
- 中间级：由一对PMOS和NMOS晶体管构成，起到放大差模信号和抑制共模信号的作用。
- 输出级：由PMOS和NMOS晶体管组成，输出受中间级放大的信号。
三、CMOS差分放大电路的工作原理CMOS差分放大电路的工作原理如下所述：1. 输入信号传输：通过差分输入级的NMOS和PMOS晶体管，将输入信号转换为电流信号。
2. 中间级放大：差分信号经过中间级的PMOS和NMOS晶体管放大，并通过并联的电容实现阻隔直流分量。
3. 输出信号形成：经过输出级的PMOS和NMOS晶体管放大的差分信号，形成最后的输出信号。
四、镜像电流源的作用镜像电流源在CMOS差分放大电路中起到了稳定输入电流的作用。
在差分放大电路中，使用镜像电流源可以确保输入级的工作电流恒定，并且提供了高的抗干扰能力。
一种两级全差分折叠共源共栅运算放大器的设计
Rcc
=
Cc + CL gm12Cc
=
4.75 gm12
（2.10）
2．确定尾电流大小 由图 2.1 可知当输入差分信号很大时，不妨设 M2 管截止，此时通过 Cc2 的充电电流大
小为 ID6－ID10，由此可计算出压摆率为
SR = ID6 − ID10 > 2V / μs Cc
（2.11）
其中 Cc＝8pF，故 ID6－ID10＝16μA。在设计中为了留有裕量，取 ID6－ID10＝25μA。又
载电容较大，为 30pF。可以预计电路的主极点位于第一级放大器的输出端，而非主极点位 于第二级放大器的输出端，且与主极点的值相差不远。频率补偿的目的就是尽可能使这两个 极点分离开，可以采取的方案有密勒补偿。同时，还可以引入左半平面的零点，以补偿非主
2
极点造成的相频恶化，例如给 CMFB 的共模取样电阻并上电容等。 除了考虑电路差模环的频率稳定性外，还应该考虑共模环的稳定性。因为 CMFB 电路
为了达到 60º相位裕度，应满足
（2.6）
PM = 180 + Ph[T ( jGB)] = 60
（2.7）
由
Ph[T ( jω)] = − tan−1( ω ) − tan−1( ω ) + tan−1( ω )
− p1
− p2
−z
（2.8）
代入（2.7）式，并设 z > 10GB，可以求得|p2|＝2.2GB，Cc > 0.22CL＝6.6pF。在设计中为
（2.13）
式中 VDS6 < VTP 总能成立，所以输入管 M1、M2 工作于饱和区。实际上，输入共模电压最 小可以低于 0V。输入共模电压最大值至少应为 1.2V，有
两级CMOS运算放大器设计
两级CMOS运算放大器设计引言CMOS运算放大器是现代电路设计中的重要组成部分，它在模拟电路中扮演着关键的角色。
CMOS运算放大器由于其低功耗、高增益和较低的失调电压而备受青睐。
本文将介绍两级CMOS运算放大器的设计方法，包括电路结构、工作原理以及性能指标。
电路结构两级CMOS运算放大器由两个级联的CMOS差动放大器组成，它们的输出分别连接在第二级差动放大器的输入上。
这种结构能够提供更高的增益和更好的线性度。
差动放大器差动放大器是CMOS运算放大器的关键组成部分，它用于将输入信号转换为差模信号，并放大差模信号以提供一个具有高增益的输出。
CMOS差动放大器由一对输入端和一对输出端组成，每个输入端都连接了一个NMOS和一个PMOS管，这样可以实现单端输入和差分输入。
工作原理两级CMOS运算放大器的工作原理如下：1.输入信号被差动放大器的第一级转换为差模信号，并经过第一级放大。
第一级放大的输出信号被传递给第二级放大器。
2.第二级差动放大器放大差模信号，然后将其转换为单端输出信号。
3.输出信号经过一个输出级，通过一个负反馈回路被注入到第二级差动放大器的输入上。
设计步骤下面是设计两级CMOS运算放大器的一般步骤：1.确定电路的性能指标，例如增益、带宽以及失调电压等。
2.根据给定的性能指标选择差动放大器和输出级的电路结构。
3.根据选择的电路结构计算电路的参数，例如电阻、电容和晶体管的尺寸等。
4.使用电路模拟工具，例如SPICE，对电路进行仿真和优化。
5.布局电路，并进行布线。
6.进行电路的后仿真和测试。
性能指标两级CMOS运算放大器的性能指标通常包括以下几个方面：1.增益：运算放大器的增益是指输出信号相对于输入信号的放大程度。
在设计过程中，需要根据实际应用需求确定所需的增益。
2.带宽：带宽是指运算放大器能够输出一个相对稳定的放大信号的频率范围。
一般来说，带宽越大，运算放大器的性能越好。
3.失调电压：失调电压是指实际输入和理论输入之间的偏差。
模拟CMOS集成电路设计课程设计实验报告（二级放大器的设计）
模拟CMOS集成电路设计课程设计报告--------二级运算放大器的设计信息科学技术学院电子与科学技术系一、概述：运算放大器是一个能将两个输入电压之差放大并输出的集成电路。
运算放大器是模拟电子技术中最常见的电路，在某种程度上，可以把它看成一个类似于BJT 或FET 的电子器件。
它是许多模拟系统和混合信号系统中的重要组成部分。
它的主要参数包括：开环增益、单位增益带宽、相位阈度、输入阻抗、输入偏流、失调电压、漂移、噪声、输入共模与差模范围、输出驱动能力、建立时间与压摆率、CMRR、PSRR以及功耗等。
二、设计任务：设计一个二级运算放大器，使其满足下列设计指标：工艺Smic40nm电源电压 1.1v负载100fF电容增益20dB 至少40dB3dB带宽20MHz输入小信号幅度5uV 共模电平自己选取输出共模电平自己选取电路结构两级放大器相位裕度60~70度功耗无要求三、电路分析：1.电路结构：最基本的二级运算放大器如下图所示，主要包括四部分：第一级放大电路、第二级放大电路、偏置电路和相位补偿电路。
2.电路描述：输入级放大电路由PM2、PM0、PM1和NM0、NM1组成。
PM0和PM1构成差分输入对，使用差分对可以有效地抑制共模信号干扰；NM0和NM1构成电流镜作为有源负载；PM2作为恒流源为放大器第一级提供恒定的偏置电流。
第二级放大电路由NM2和PM3构成。
NM2为共源放大器；PM3为恒流源作负载。
相位补偿电路由电阻R0和电容C0构成，跨接在第二级输入输出之间，构成RC米勒补偿。
此外从电流电压转换角度来看，PM0和PM1为第一级差分跨导级，将差分输入电压转换为差分电流。
NM0和NM1为第一级负载，将差模电流恢复为差模电压。
NM2为第二级跨导级，将差分电压信号转换为电流，而PM3再次将电流信号转换成电压信号输出。
偏置电压由V0和V2给出。
3.静态特性对第一级放大电路：构成差分对的PM0和PM1完全对称，故有G m1=g mp0=g mp1 (1)第一级输出电阻R out1=r op1||r on1 (2)则第一级电压增益A1=G m1Rout1=g mp0,1(r op1||r on1) (3) 对第二级放大电路：电压增益A2=G m2R out2= -g mn2(r on2||r op3) (4) 故总的直流开环电压增益A0=A1A2= -g mp0,1g mn2(r op1||r on1)(r on2||r op3) (5)由于所有的管子都工作在饱和区，所以对于gm 我们可以用公式 g m =D I L W )/(Cox 2μ (6) 进行计算；而电阻r o 可由下式计算 r o =DI 1λ (7)其中λ为沟道长度调制系数且λ∝1/L 。