电子科大微固学院专业课集成电路原理与设计课件第六章——考研专业
微电子与光电子第六章第一次课
第6章硅基光电子集成回路6.1硅基光电子集成回路（OEIC）概述硅基光电子集成回路是将光发射器、光波导/调制器、光电探测器及驱动电路和接收器电路进行单片集成。
所有器件均采用标准集成电路工艺制各，或是仅仅对工艺进行微小的修改，从而实现全光互连与超大规模集成电路的单片集成，易于大规模生产。
研究单片硅基光电子集成回路的目的是要实现光通信互连系统或集成电路芯片内的信号传输。
因此，硅基单片光电子集成回路是一种电输入、光传输、电输出的互连系统，如图6-1所示。
图6-1 与标准微电子工艺兼容的硅基光电子集成回路示意图其中，驱动电路将输入的小信号转变为硅基光发射器件工作所需要的信号，为硅基光发射器件提供足够的电压偏置和电流驱动；硅基光发射器件在驱动电路的驱动下，将电信号转变为光信号；光波导/调制器部分的功能是传输光信号，并对信号进行调制，使其加载一定的调制信息；光电探测器接收光信号，并将光信号转变为电信号；由于光电探测器产生的电信号非常弱小，无法满足芯片正常工作的需求，所以光接收电路的主要功能是进行信号放大，使其达到后面芯片所需要的要求。
以往光电子集成技术研究大多是基于砷化镓（GaAs）和磷化铟（InP）等化合物材料的分立元件的集成芯片的研究，但是，这种利用分立元件混合集成方式实现的电路存在着明显的不足，如电路中纹波大、产量低、可靠性差。
因此，低价位、高可靠性的传输系统需要利用单片集成回路来实现。
单片集成电路有显著的优点，如所需外部元件少，频率特性的纹波小，环路延迟小，片内连接一般选用直流耦合，优化方式采用EDA软件，方便易用，可靠性高，尺寸小，功耗低等。
硅基光电子集成回路所有器件均采用标准集成电路工艺制备，或是仅仅对工艺进行微小的修改，从而实现全光互连与超大规模集成电路的单片集成，易于实行大规模生产。
研究的难点在于如何提高电光/光电转换效率、如何实现器件的耦合和模式匹配，以及如何提高芯片速度。
图6-3所示的硅基光电子集成回路是采用与标准CM0S工艺兼容的工艺实现了雪崩击穿发光二极管、Si3N4传输线和光电探测器的单片集成。
清华大学《数字集成电路设计》周润德第6章组合逻辑课件.
第二节有比逻辑 VDD 电阻负载 RL F In1 In2 In3 PDN VSS (a 电阻负载 In1 In2 In3 PDN VSS (b 耗尽型NMOS负载耗尽型负载 VT < 0 VSS F In1 In2 In3 PDN VSS (c 伪NMOS F VDD PMOS负载 VDD 目的: 与互补CMOS相比可以减少器件的数目数字大规模集成电路清华大学微电子所周润德第六章（2）第 1 页 2004－10－27有比逻辑 VDD Resistive Load 共 N 个晶体管 + 负载 RL VOH = VDD VOL = F RPN RPN + RL In1 In2 In3 不对称响应 PDN t pL = 0.69 RLCL 有静态功耗 VSS 2004－10－27 数字大规模集成电路清华大学微电子所周润德第六章（2）第 2 页伪NMOS ( Pseudo-NMOS VDD A B C D F CL VOH = VDD (similar to complementary CMOS 2 V OL ⎞ kp ⎛ 2 – ------------- ⎟ = ------ ( V – V – V V k ⎜( V DD Tp n DD Tn OL 2 ⎠ 2 ⎝类似于互补CMOS kp V OL = ( VDD – V T 1 – 1 – ------ (assuming that V T = V Tn = VTp k n SMALLER AREA & LOAD BUT STATIC POWER DISSIPATION!!! 较小的面积和驱动负载，但有静态功耗 2004－10－27 数字大规模集成电路清华大学微电子所周润德第六章（2）第 3 页Pseudo-NMOS 电压传输特性（VTC） VDD 3.0 PMOS负载 VSS Vout [V] 2.5 2.0 W/Lp = 4 F In1 In2 In3 PDN 1.5 W/Lp = 2 1.0 0.5 W/Lp = 0.5 W/Lp = 0.25 W/Lp = 1 VSS 伪NMOS 0.0 0.0 0.5 1.0 1.5 2.0 2.5 Vin [V] 在性能、功耗＋噪声容限之间综合考虑 2004－10－27 数字大规模集成电路清华大学微电子所周润德第六章（2）第 4 页伪 nMOS / pMOS 逻辑（1）伪 nMOS 逻辑的基本电路 1. 2. 3. 4. 5. p 管作负载，其栅极接地 n 个输入端的伪 nMOS 电路有 n + 1 个管子 kn k p 的比例影响传输特性的形状及反相器 V OL 的值当驱动管导通时，总有一恒定的 DC 电流（静态功耗）当驱动管和负载管均不导通时，输出电压取决于管子的次开启特性 6. 噪声容限 N M L 比 N M H 差很多 7. 基本方程 8. 应用场合 2004－10－27 数字大规模集成电路清华大学微电子所周润德第六章（2）第 5 页伪 nMOS 逻辑 Vdd 负载 Vout Vin 驱动 GND 伪 pMOS 逻辑 Vdd 驱动 Vin Vout 负载 GND 2004－10－27 数字大规模集成电路清华大学微电子所周润德第六章（2）第 6 页（2）伪 NMOS 的设计：驱动管与负载管的尺寸应有一合适的比率 1. 为减少静态功耗，驱动电流 IL 应当小 2. 为了得到合理的 NML ，VOL = IL（RPDN 应当低 3. 为了减少 t PLH = C L V DD , IL 应当大 2IL 4.为了减少 t PHL = 0.69 R PDN C L ，RPDN 应当小条件 1 与 3 是矛盾的，可见：实现一个较快的门意味着较多的静态功耗及较小的噪声余量。
精品课件-模拟电子线路及技术基础(第二版)-第六章
第六章 集成运算放大器电路原理 四. CMOS运放举例
第六章 集成运算放大器电路原理
第六章 集成运算放大器电路原理
第六章 集成运算放大器电路原理
第六章 集成运算放大器电路原理 三.CMOS差动放大器
第六章 集成运算放大器电路原理
每一种知识都需要努力， 都需要付出，感谢支持！
第六章 集成运算放大器电路原理
20 lg
|
Aud Auc
| (dB)
双端输出
KCMR
单端输出
6.3.3 具有恒流源第的六差章动放集大成电运路算放大器电路原理
1.工作点 3.共模抑制比 5.输出电阻
2.差模放大倍数 4.差模输入电阻
6.3.4 差第动六放章大器集的成传运输算特放性大器电路原理
iC1,2 f uid u0 F uid
i I euBE1 UT
C1
s
i I euBE 2 UT
C2
s
公式推导：
ic1 ic2 I
第R六C 章 集成R运C UC算C 放大器电路原理
i (1 i ) I iC1 ＋ uo － iC2
c2 c1
i ＋
V1
V2
c1
u－id
I
－UEE
I
I
I
ic1 1 ic 2 ic1
uBE 2 uBE 1
IC3
所以
IC3
2 2 2 2
2
Ir
Ir
第六章 集成运算放大器电路原理
6.有源负载放大器
第六章 集成运算放大器电路原理
6.3 差动放大器
第六章 集成运算放大器电路原理
6.3.1 直接耦合放大器的”零点漂移”积累现象
第六章 模拟集成电路
（2）零漂产生的主要原因
a)温度的变化。温度的变化最终都将导致BJT的集电极电流IC的 变化，从而使静态工作点发生变化，使输出产生漂移。因此，零漂 有时也称为温漂。
(2)单端输出 单端输出时的共模等效电路如图所示。它
等效于一个射级电阻为2ro的共射放大电路。
共模增益为：
一般情况下，
2ro>>rbe,β>> 1,则有 ：
≈
第六章 集成电路运算放大器
（3）共模抑制比 共摸抑制比定义路的共摸抑制比KCMR显示电路对零漂的抑制能力的大小。 因此 希望KCMR越大越好。
从传输特性曲线可以看出：
1．当vid=vi1-vi2=0时，ic1+ic2=Io, ic1=ic2=Io/2,即ic1/Io=ic2/Io=0.5电路工作在曲 线的Q点，处于静态。 2. 当vid 在0~±VT的范围内，vid增加时， ic1增加，ic2减小。且ic1、ic2与vid呈线性关 系。电路工作在放大区。如图中用竖虚线 所示的区域。
由于ro >> Rc所以有源负载大大提高了放大电路的电压增益。
第六章 集成电路运算放大器
6.2 差分式放大电路
6.2.1 差模信号和共模信号普的通概放念大电路也可以看成
1.概念
是一个双口网络，但每个 端口都有一个端子接地。
差分式放大电路是一个双口网因络此，，每只个能端输口入有一两个个信端号子，， 可以输入两个信号，输出两个信号输。出其一端个口信结号构。示意图如
第6章MOSFET北大微电子课件
VT 10
Vms
5 1
0.01 1013
tox=100nm
1017 cm-3
6.3 MOSFET的阈值电压 6.3.6影响阈值电压的因素
（4）氧化层电荷密度的影响
Qox qNox
NMOS： 1）NA一定时，Qox 2）当 VT （+ 0 －）
VT 6 3 0 -3 1011 1012 1014 1017
（4）氧化层电荷密度的影响
PMOS：
| Qox |
| VTP |
VTp 0
VTp始终小于0，为EMOS 欲PMOS成为DPMOS，可预制一层P型预反型层或 利用Al2O3膜的负电荷效应，制作Al2O3/SiO2复合栅
6.4 MOSFET的电流－电压特性 6.4.1 理想模型（以ENMOS为例）
N－Si
Vms
Eg kT N D 1 ln m q 2 q ni
ND
0 0.3 0.6
Vms
| VTP |
Al（n-Si) Al（p-Si) 1014 NMOS 1018
尽量使得Vms=0 用硅栅工艺（用多晶硅 作栅极）
0.9
NBC 1010
6.3 MOSFET的阈值电压 6.3.6影响阈值电压的因素
QB max qN A xd max 2 0 qN AVS
1 2
6.3 MOSFET的阈值电压 6.3.4 理想状态MOSFET的阈值电压
VOX QG COX
栅 电 极 单位面 积栅电 容 栅 氧 化 层
P型半导体
QG Qn QB QOX QB
栅 电 极
P型半导体
QG
《模拟电子技术》课件第6章 集成运算放大电路
IE2
IE1Re1 Re2
VT Re2
ln
IE1 IE2
§6.2 电流源电路
IR R
IC1
T1
IE1 Re1
IB1 IB2
VCC
I C 2=IO
T2
IE2 Re2
当值足够大时
IR IC1 IE 1 IO IC2 IE 2
IO
IR
Re1 Re2
VT Re2
ln
IR IO
IO
IR
Re1 Re2
四、微电流源
R c + vo R c
VCC
Rs
+
vi1
T1 RL T2
Rs
+
vi2
Re
VEE
2、差模信号和共模信号的概念
vid = vi1 vi2 差模信号
vic
=
1 2
(vi1
vi2 )
共模信号
Avd
=
vod vid
差模电压增益
其中vod ——差模信号产生的输出
Avc
=
voc vic
共模电压增益
总输出电压
IE3
IC2
IC1
1
IC2
2
IC 1
2 IC1 β
IO
1
IR 2
2
2
IR
IC1
T1
R IB3
T3
IE3
IB1 IB2
V CC IO= IC2 = IC1
T2
IR R
IC1
IB3
T1 I B1
VCC
IO
T3
IE3 IC2
T2 IB2
三、比例电流源
西安电子科大【数字电路与逻辑设计】第6章
程的方式进行变换， 从而得到新的逻辑功能和电路结构，
这类器件被称为PLD（Programmable Logic Devices）， 即可 编程逻辑器件。
第6章 可编程逻辑器件
可编程逻辑器件包括图6－1中的简单可编程逻辑器件
（SPLD， Simple Programmable Logic Devices）、 复杂可
编程的PAL器件的结构如图6－9所示。
由于PAL器件中只有与阵列是可以编程的， 因此PAL器 件的速度快于PLA器件。 但是， 由于PAL器件中输入或阵
列的与项（乘积项）是固定的， 因此PAL器件在逻辑功能上
存在一定的局限。
第6章 可编程逻辑器件
图6－9 未编程的PAL器件的结构
第6章 可编程逻辑器件
第6章 可编程逻辑器件
图6－11 FPGA器件和SPLD、CPLD器件的对比
第6章 可编程逻辑器件
为了弥补可编程器件和ASIC芯片之间的差距，Xilinx
公司于1984年推出了一种新型的可编程逻辑器件，它被称
为现场可编程逻辑阵列，即FPGA器件 （FieldProgrammableGateArrays）。FPGA器件和SPLD、
第6章 可编程逻辑器件
图6－1 数字逻辑器件的发展
第6章 可编程逻辑器件
标准逻辑器件、 微处理器芯片、 SRAM和DRAM芯片
以及专用集成电路ASIC芯片， 这些种类的芯片一旦生产出 来， 它们内部的逻辑结构和电路结构是固定不变的。 与这 些芯片不同， 业界还推出了另一大类数字逻辑器件， 这类 数字逻辑器件的逻辑功能和电路结构可以通过电学和逻辑编
并大量降低功耗； 而利用EPROM单元来进行编程， 可以极
大地方便系统的原型设计和产品开发。
电子电工学——模拟电子技术 第六章 模拟集成电路
集成电路按其功能分
数字集成电路 模拟集成电路
模拟集成电路类型： 运算放大器；功率放大器；寛带 放大器；中频放大器；高频放大 器；比较器；乘法器；锁相环； 稳压器；数/模、模/数转换器。
集成电路的外形
(a)双列直插式
(b)圆壳式
(c)扁平式
多种多样的IC封装 印制电路板(PCB)设计时要 注意各种器件的封装！
微电流源（实际）
引 入 Re2 使 UBE2 ＜ UBE1 ， 且 IC2 ＜ ＜ IC1 ， 即 在 Re 值
不大的情况下，得到一个
比较小的输出电流IC2。
IO
IC2
IE2
VBE1 VBE2 Re2
VBE Re2
ro
rce2 1
Re2
rbe2 Re2
3.比例电流源
VBE1 IE1R1 VBE2 IE2 R2
电压增益与单边电路相等，输 入输出电阻是单边的两倍。
Avd
vo vid
vo1 vo2 vi1 vi2
2vo1 (RC
RL ) 2
2vi1
rbe
Rid 2rbe
R0 2Rc
2)双端输入、单端输出
Rid 2rbe
R0 Rc
Avd1
vo vi1 vi2
vo 2vi1
(RC1 RL )
的Re相同，可使I0高度稳定。电
ro
2
rce
路的动态输出电阻高。
5.组合电流源
❖ T1、R1 和T4支路产生基准 电流IREF。
基准电流I REF
VCC
VEB4 VBE1 R1
VEE
❖ T1和T2、T4和T5构成镜像
电流源。
❖ T1和T3，T4和T6构成微电 流源。
模电第六章_ppt课件
Rc 2 v o1 rbe 2 v i1
以双倍的元器件换 取抑制零漂的能力
接入负载时
1 β(R c || R L) 2 A vd = r be
<B> 双入、单出
v o1 vo 1 Rc 1 Avd1 = Av d vid 2 v i1 2 2 rbe
V = V BE2 BE1
则 I =I E2 E1 , IC2= IC1
I R EF I C 1 2 I B IC2 2 IB
2 I C 2 (1 ) 当 2 时，IC2和IREF是镜像关系。
6.1.1 BJT电流源电路
1. 镜像电流源
当BJT的β较大时，基极电流IB可以忽略
6.2 差分式放大电路
6.2.0 概述 6.2.1 差分式放大电路的一般结构 6.2.2 射极耦合差分式放大电路 6.2.3 源极耦合差分式放大电路
6.2.0 概述
1. 直接耦合放大电路
# 为什么一般的集成运 算放大器都要采用直接 耦合方式？
可以放大直流信号
2.直接耦合放大电路 电源电压波动 的零点漂移 也是原因之一
V V ( V ) V V CC BE E E CC E E Io＝IC2≈IREF＝ R R
无论C2支路的负载值如何， IC2的电 流值将保持不变。
代表符号
动态(交流)电阻
i 1 C 2 r ( ) o I B 2 v CE 2
rce
一般ro在几百千欧以上
差模输入电阻
不论是单端输入还是双端输入，差模输入电阻Rid是基本放 大电路的两倍。
R r id = 2 be
第六章模拟集成电路设计-1.只是课件
专用集成电路设计实验室
四川大学物理科学与技术学院
2、电阻比例恒流源
• 基准电流Ir
• 电路特点：得到不同的电流输出值，减少芯片 面积
VBE 0IE0R0VBE 1IE1R1
R1E1I1VBE 0 VBE11，得到6公 3式 ） 0 （
R0E0I
IE0R1
注意： 设计中要求微小工作电流 减小R0，以使芯片面积小
2020/7/2
专用集成电路设计实验室
四川大学物理科学与技术学院
恒流源电路和有源负载
• 参考电压源和参考电流源
– 偏置电路：把一个支路中的参考电流比较精确 地反射到另一个支路上去，以获得较稳定的工 作电流
– 有源负载：设计得到大的动态电阻，从而提高 电压增益
2020/7/2
专用集成电路设计实验室
四川大学物理科学与技术学院
专用集成电路设计实验室
四川大学物理科学与技术学院
3、互连
• 金属 • 多晶硅 • 扩散层
2020/7/2
专用集成电路设计实验室
四川大学物理科学与技术学院
二、模拟集成电路版图技术
• 设计规则 • 天线效应 • 模拟集成电路版图
2020/7/2
专用集成电路设计实验室
四川大学物理科学与技术学院
设计规则
专用集成电路设计实验室
四川大学物理科学与技术学院
本章主要内容
• CMOS工艺技术 • 模拟集成电路版图技术 • 参考电压源和参考电流源 • CMOS单极放大器 • CMOS运算放大器 • 负反馈 • D/A、A/D转换器
2020/7/2
专用集成电路设计实验室
四川大学物理科学与技术学院
一、CMOS工艺技术