基于AD9951的差分快速跳频系统频率合成器的设计
号线连接处阻抗不匹配，防止反射。为了减少时钟泄漏
对其他信号的干扰，在屏蔽盒内做出一个腔体把时钟源
与系统的其他部分进行隔离。在ＰＣＢ布线时，尽量让时
钟线远离其他信号，同时在时钟线的两边加地线屏蔽。
４测试结果
通过图４、图５可以看出，该频率合成器在７６ＭＨｚ
处的杂散抑制和相位噪声分别达到了一６５ｄＢ和一１１３ｄＢｃ／
关键词：ＡＤ９９５１芯片；直接数字合成频率源；频率控制字
ＡＤ９９５ １ ｂＢａｓｅｄ ｆｒｅｑｕｅｎｃｙ ｓｙｎｔｈｅｓｉｚｅｒ ｆｏｒ ＨＦ ｆａｓｔ ｄｉｆｆｅｒｅｎｔｉａｌ ｈｏｐｐｉｎｇ ｓｙｓｔｅｍ
ＺＨＵ Ｆａｎｇ Ｍｉｎｇ，Ｚｈａｎｇ Ｈｕｉ （Ｘｉｄｉａｎ Ｕｎｉｖｅｒｓｉｔｙ，ｘｉ ７ａｎ ７１００７１，Ｃｈｉｎａ）
（上接第５３页）
部分电路供电。其余外围电路的电源单独通过稳压块提
供。同时使用滤波器组件对全部频段进行电源滤波。
ＰＣＢ板的ｌ、４、２层走信号线，走线尽可能短，防止在信
号线上出现不必要的过孔以免损害信号电气特性完整 性。信号线问距Ｄ与线宽Ｗ之间满足Ｄ≥３Ｗ以避免信 号窜扰。按照传输线理论设计好带线和微带线，避免信
面进行了精心的考虑，达到了较为理想的性能指标。
参考文献
［１】费元春，苏广川，米红，等．宽带雷达信号产生技术．北京： 国防工业出版社，２００２．
【２】谢仁宏，是湘全．基于ＤＤＳ的低相噪频率综合源设计．现
代雷达，２００３，２５（１２）：４ｌ一４３．
［３】夏永祥，郭德淳，余军，等．基于ＡＤ９８５８的快速捷变频频 率合成器的设计．现代雷达，２００５，２７（７）．
基于ＡＤ９９５１昀差分 快速跳频系统频率含成器帕设计
朱方明，张辉 （西安电子科技大学，陕西西安７１００７１）
摘要：选用内部时钟为４００ＭＨｚ的高性能直接数字合成频率源ＤＤＳ芯片ＡＤ９９５１作为核心器件 设计频率合成器，采用ＤＤＳ＋ＤＳＰ的设计方案。利用锁相环ＡＤＦ４１１３为ＡＤ９９５１提供参考时钟。阐述了 ＡＤ９９５１芯片的主要性能及其在快速频率合成器设计中的应用方法。
ＡＤ９９５ｌ采用二线控制方式，将片选ＣＳＢ低电平有 效，数据线采用双向ＳＤＩＯ，数据在时钟ＳＣＬＫ上升沿写 入，首先存于输入缓冲器中，采用外部频率更新方式，频 率更新信号ＦＵＤ的上升沿有效。频率合成器加电第一 次送数时，所有寄存器送相应数，以后改变频率时只送 频率字寄存器０４ｈ，控制时序如图３所示。可见要传达 ３２位的频率控制字需要传输８位指令信息和３２位数据 信息，需要４０个时钟周期。
部工作时钟经倍频后达４００ＭＨｚ。通过ＳＰＩ总线控制对
１．８ Ｖ、３．３ Ｖ四部分，分别为ＡＤ９９５１１ｘｓ即
（下转第５６页）
《电子技术应用》２００８年第２期 欢迎订购《电子技术应用）２０００－－２００６年合订光盘（０１０－８２３０６０８４）５３ 万方数据
２频率合成方案 为了满足快速频率转换的要求，设计采用了ＤＤＳ＋
可完成频率控制字的更新。 ２．２ ＡＤ９９５１时钟电路设计
ＤＳＰ频率合成方案。通过设计良好的频率基准源和窄带 跟踪式滤波器，提高频谱纯度，以达到差分跳频系统对 频率合成器的要求。频率合成器的设计框图如图２所 示。ＤＤＳ选用ＡＤＩ公司生产的高性能ＡＤ９９５１芯片，ＤＳＰ 选用ＴＩ公司的ＴＭ￥３２０Ｃ６４１８。
Ｈｚ＠１ＫＨｚ，谐波分量达到一５９．６ｄＢ，完全满足指标要求。
频率转换时间通过采用安捷伦公司生产５３７２Ａ调制域
分析仪进行测量，实际频率转换时问仅为２肛ｓ。 在基于ＡＤ９９５１的差分快速跳频系统频率合成器的
图５ ７６ＭＨｚ信号相位噪声图
研制过程中，为了降低相位噪声、提高杂散抑制度和频
率转换速度，在电磁兼容、电路布局以及ＰＣＢ设计等方
３．４软件控制程序设计流程图 系统的软件控制程序设计流程图如图４所示。 本文研究的智能
运行状态的相关参数以光速反馈至计算机控制系统，使 系统做出合理的调整。这些共同构成了智能化的交通系 统，也是未来交通系统的发展方向。
型随机检测客车超载
参考文献
系统采用光电传感器
［１】杨三序．电容式传感器在车辆检测装置中的应用【Ｊ】．传感
短波通信因其技术成熟、通信距离远、体积小、不易
摧毁的特点，几十年来一直是实现远程通信和战术通信 的主要手段，如何保证短波电台在敌方干扰下通信可靠 有效，成为一个重要的研究课题。由于近十年来在数字
信号处理技术（ＤＳＰ）、超大规模集成电路和软件方面的新
技术、新成果不断涌现，使得现代通信技术及短波通信 技术得到飞速发展，尤其是跳频技术在短波通信中得到
速、车重、实时交通状况等交通信息，大大提高了交通管
（收稿１３期：２００７—０６—１０）
理的效率。另一方面汽车自身配置的传感器装置使汽车
越“ＳＥ·Ｓ＾心Ｅ·Ｓ巴．昱巴．ｓ妄．ｓＢ心Ｅ心￡·昱Ｅ心Ｅ·Ｓ￡●Ｓ当ｄ曼·Ｓ曼心巴ｄ芒·Ｓ鲥￡·Ｓ￡·ＳＥ·Ｓ￡砖“ＳｈＳ当．ｓ￡·Ｓ￡心“Ｓ“ＳｈＳＥ心“Ｓ５．ｓ￡·Ｓ￡砖“ＳｈＳｈＳ￡·Ｓ￡·Ｓ曼·Ｓ当．ｓｈＳ￡·Ｓ芒·Ｓ当ｄ￡
求。因此，在设计时选用了目前性能优良、
时钟频率不太高的晶体作为参考频率的
日日
基准源，采用低相位噪声的鉴相器和窄带
压控振荡器作为锁相环，用于产生
１６００ＭＨｚ的时钟频率。由于只作为点频，
图２频率合成器设计框图
２．１ ＡＤ９９５１波形发生单元 ＡＤ９９５１是ＡＤＩ公司生产的高度集成化芯片，采用
了先进的ＤＤＳ技术，结合内部高速、高性能Ｄ／Ａ转换 器，形成可编程、可灵活使用的频率合成功能。ＡＤ９９５１ 的主要特点如下：４００ＭＨｚ内部时钟；集成化１４位Ｄ／Ａ 输出；３２位频率转换字；良好的动态性能，在１６０ＭＨｚ输 出时，具有大于８０ｄＢ的ＳＦＤＲ；４～２０倍可编程参考时钟 倍乘器；串行Ｉ／Ｏ控制；工作电压１．８Ｖ，最大功耗仅为 ２００ｍＷ。在设计时时钟频率选择为４００ＭＨｚ，则频率分辨 率鼬＝ＦＴＷ／２“＝４００×１０６／２３２—０．０９Ｈｚ，因此满足步进为 １０Ｈｚ的指标要求。
系统的快速ＤＤＳ频率合成器。
１快速频率合成器特点及指标要求 短波差分快速跳频系统跳频速度达５０００跳，秒，跳
频带宽达２．５６ＭＨｚ，数据传输速率最高可达１９．２Ｋｂ／ｓ，
５２
欢迎网上投稿ＷＶＣＷ．ｃｈｉｎａａｅｔ．ｃｏｍ
万方数据
图１差分跳频系统组成框图
对杂散、相位噪声等指标要求高，因此，系统对频率合成 器相应提出较高的要求。本文设计的频率合成器的指标 要求如下：
冈、
指令周期
！
数据传输周期
厂＿能够达到比较理想的滤波效果。收、发频
ＳｓＣＤＬＩＫｏ…二厂二、釜八［Ｅ一｜口八口八墨八ａ八玉八］［八夏．］［ｉ豇厂）弋［弱．点厂疆、ｊ八旺一滔厂！波、疆．夏八豆厂ｘ、毯八如八正毽汇行率选通择过，七并阶由椭Ｄ圆 ｓＰ滤 进波 行后 控端 制的 。电 收子 发进开行关隔进
‘
因此在环路滤波器的参数选择上主要考 虑如何使输出信号频谱特性最优。最后由分频器进行４ 分频或５分频，即输出４００ＭＨｚ或３２０ＭＨｚ时钟信号，设 计匹配网络将信号转换为差分输入，供ＡＤ９９５１作为时 钟频率，能够有效减少共模干扰。由于ＤＤＳ杂散分布具 有一定的规律性，通过不同的参考时钟将这种规律性破 坏，能够有效抑制某些频段的杂散电平信号。 ２．３滤波器设计
ＤＤＳ输出信号的质量取决于工作时钟信号的频谱 质量，ＤＤＳ输出信号的最高频率受到时钟频率的限制 （最高输出频率小于时钟频率的４０％），并且ＤＤＳ输出 信号频率越接近上限，性能指标越差。从提高频率合成 器的性能指标来讲，应选择４００ＭＨｚ低相位噪声的时钟
做ＡＤ９９５１的频率源，但市场上这种频率
源不但价格昂贵，而且性能指标达不到要
Ａｂｓｔｒａｃｔ：Ｔｈｅ ｈｉｇｈ ｐｅｒｆｏｒｍａｎｃｅ ＤＤＳ ｃｈｉｐ ＡＤ９９５ １ ｐｒｏｄｕｃｅｄ ｂｙ ＡＤＩ ｉｓ ａｄｏｐｔｅｄ ｔｏ ｄｅｓｉｇｎ ａ ｆｒｅｑｕｅｎｅｙ ｓｙｎｔｈｅｓｉｚｅｒ ｉｎ ｔｈｉｓ
ｐａｐｅｒ．Ａ ｄｅｓｉｇｎ ｓｃｈｅｍｅ ｏｆ ＤＤＳ＋ＤＳＰ ｉｓ ａｄｏｐｔｅｄ．Ｔｈｅ ｄｅｓｉｇｎｅｄ ｓｙｎｔｈｅｓｉｚｅｒ ａｄａｐｔｅｄ ＰＬＬ ＡＤＦ４１１３ ｔｏ ｏｆｆｅｒ ａ ｒｅｆｅｒｅｎｃｅ ｃｌｏｃｋ ｆｏｒ ＡＤ９９５１．Ｔｈｅ ｗｈｏｌｅ ｓｙｓｔｅｍ ａｄｏｐｔｓ ｈｉｇｈ－ｐｅｒｆｏｒｍａｎｃｅ ＤＳＰ ａｓ ｔｈｅ ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔ．Ｔｈｅ ｍａｉｎ ｐｅｒｆｏｒｍａｎｃｅ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ ＡＤ９９５１
（ＶｕＷ）体系结构，一个时钟周期可同时处理８条相互 独立的指令，再加上流水线技术，大大提高了并行处理
磁兼容性进行充分考虑。ＰＣＢ板设计为４层板。其中第 ２层为地平面，并将地平面在ＡＤ９９５１芯片下面分为数
能力和运算能力。ＴＭＳ３２０Ｃ６４１８参考时钟为５０ＭＨｚ，内
字地和模拟地。第３层为电源平面，分成ＡＶＤＤ、ＤＶＤＤ、
图３ ＡＤ９９５１采用二端串行时序图
离，防止信号相互干扰。 ３电磁兼容性设计
控制芯片选择ＴＩ公司生产的ＴＭＳ３２０Ｃ６４１８。该芯片
由于该频率合成器是用于快速跳频系统：电台的数
是３２位的定点ＤＳＰ，芯片内部集成了１．５Ｍｂｉｔ的片内 ＳＲＡＭ，具有丰富的外部接口；它使用了超长指令字结构
据传输速度最高可达１９．２Ｋｂ／ｓ，对杂散和噪声的抑制要 求高，由于是高速数模混合电路，所以在设计时应对电
通系统中有着复杂的
［４】荆强．载运汽车超载限制器的研制［Ｄ】．长春：吉林大学，
传感器网，传感器是 电子控制系统的“眼 睛”和“耳朵”ｆ６１，它告 知计算机系统检测车
图４软件系统程序流程图
２００４．
［５】李扬．美国车辆超限超载治理综述【Ｊ】．交通世界，２００４， （１２）：２０－２２．
【６】王恒升．车辆自动检测装置的研究［Ｊ１．自动化与仪表， １９９７，１２（１）：１３—１４．
一种L频段快速跳频频率合成器的设计和实现
一种L频段快速跳频频率合成器的设计和实现
胡天甲
【期刊名称】《信息通信》
【年(卷),期】2013(000)006
【摘要】结合数字式频率合成器（DDS）和集成锁相环（PLL）各自的优点，研制并设计了以DDS芯片AD9851和集成锁相芯片ADF4112、4106构建的高分辨率、低杂散、宽频段频率合成器，并对该频率合成器进行了分析、仿真和试验，从仿真和实际测试结果看，该频率合成器达到了设计目标。
该频率合成器能在L 波段上实现每赫兹频率步进，相位噪声能满足-73 dBc/Hz@1 kHz、-83
dBc/Hz@10 kHz、93 dBc/Hz@10 kHz ，杂散优于-60 dBc ，频率转换速度优于为50 s。
【总页数】2页(P49-50)
【作者】胡天甲
【作者单位】中国电子科技集团公司第五十四研究所，河北石家庄050081
【正文语种】中文
【中图分类】TN74
【相关文献】
1.锁相环式快速跳频频率合成器的实现 [J], 陈晓华
2.一种新的快速跳频频率合成器 [J], 李彦舟
3.一种高速跳频频率合成器的实现 [J], 周炳利;许波强;王从道
4.一种S波段宽带跳频频率合成器的设计与实现 [J], 刘静;马彦恒;胡旭;黄冠中
5.L_x频段高速跳频频率合成器 [J], 廖仕珍
因版权原因，仅展示原文概要，查看原文内容请购买。
基于400MSPS14-Bit,18VCMOS直接数字合成器AD9951
课程设计课程名称：通信原理课程设计设计名称：基于400MSPS 14-Bit,1.8VCMOS 直接数字合成器AD9951专业：班级：姓名：学号：指导老师：_400 MSPS 14-Bit, 1.8 V CMOS直接数字合成器AD9951Abstract:The AD9951 is a direct digital synthesizer (DDS) featuring a 14-bit DAC operating up to 400 MSPS. The AD9951 uses advanced DDS technology, coupled with an internal high speed, high performance DAC to form a digitally programmable, complete high frequency synthesizer capable of generating a frequency-agile analog output sinusoidal waveform at up to 200 MHz. The AD9951 is designed to provide fast frequency hopping and fine tuning resolution (32-bit frequency tuning word). The frequency tuning and control words are loaded into the AD9951 via a serial I/O port. The AD9951 is specified to operate over the extended industrial temperature range of F0° C to +105° C. Synchronizing Multiple AD9951s , The AD9951 product allows easy synchronization of multiple AD9951s. There are three modes of synchronization available to the user: an automatic synchronization mode, a software controlled manual synchronization mode, and a hardware controlled manual synchronization mode. Applications, Agile LO frequency synthesis, Programmable clock generators, Test and measurement equipment ,Acousto-optic device driver T sh. e AD9951 supports various clock methodologies. Support for differential or single-ended input clocks and enabling of an on-chip oscillator and/or a phase-locked loop (PLL) multiplier are all controlled via user programmable bits.摘要:AD9951是一个直接数字频率合成器( DDS，其特色是有一个工作在400MSPS的14位数/模转换器(14-bit DAC). AD9951采用了先进的DDS技术，芯片内部有一个高速的，高性能的DAC能够形成一个数位可编程的，完整的高频合成器DDS系统，有能力产生频率达200 MHz 的模拟正弦波。
DDS芯片AD9851及其在跳频通信系统中的应用
DDS芯片AD9851及其在跳频通信系统中的应用DDS芯片AD9851及其在跳频通信系统中的应用信息产业部电子第54所高保生摘要：本文介绍了直接数字频率合成技术的发展及原理，重点分析了DDS芯片AD9851的原理及其在跳频系统中的应用。
关键词：DDS；AD9851；跳频通信；频率合成跳频通信技术是一种抗干扰通信技术，近年来得到广泛的应用。
跳频通信的核心技术之一是跳频频率合成技术。
频率合成技术主要有三种方式，即直接合成、锁相频率合成和直接数字合成(DDS)。
其中直接数字合成DDS较前两种方法有很大不同，它直接对参考正弦时钟进行抽样和数字化，然后通过数字计算技术进行频率合成。
与其它频率合成方法相比，它的优点是：相位连续，频率分辨率高，频率转换速度快。
另外还具有价格低廉和良好的可再调制性能。
而跳频频率合成器要求频率转换速度快，输出频率范围宽，而且易于使用，由此可见高速DDS很适合于用作跳频频率合成器。
1.DDS的原理及特点如图1所示，DDS由相位累加器、正弦查表、D/A转换器和低通滤波器组成。
图1中的参考时钟是一个稳定的晶体振荡器，用它来同步整个合成器的各个组成部分，相位累加器类似于一个简单的计数器，在每个时钟脉冲输入时，它的输出就增加一个步长的相位增量值。
相位累加器把频率控制字FSW的数据变成相位抽样来确定输出频率的大小。
相位增量的大小随外部指令FSW的不同而不同，一旦给定了相位增量，输出频率也就确定了。
当用这样的数据寻址时，正弦查表就把存储在相位累加器中的抽样值转换成正弦波幅度的数字量函数。
D/A变换器把数字量变成模拟量，低通滤波器进一步平滑并滤掉带外杂散，得到所需的信号波形。
DDS的输出频率f O和参考时钟fr、相位累加器长度N以及频率控制字FSW的关系为：f O=f r·FSW/2NDDS的频率分辨率为：Δf O=f r/2N由于DDS的输出最大频率受奈奎斯特抽样定理限制，所以：f max=f r/2目前，DDS产品有Qualcomm公司的Q2334、Q2368；AD公司的AD7008，AD9850，AD9851等，本文主要以AD公司的AD9851进行介绍。
DDS原理及AD9851电路设计、测试
鼎峰电子 论坛社区：
淘宝店铺：/
5 / 18
（3）频率分辨率极高 若时钟 Fi 的频率不变，DDS 的频率分辨率就由相位累加器的位数 N 决定。只要增加
相位累加器的位数Ｎ即可获得任意小的频率分辨率。目前，大多数 DDS 的分辨率在 1Hz 数量级，许多小于 1mHz 甚至更小。 （4）相位变化连续
四．DDS 频率合成的特点
（1）输出频率相对带宽较宽 输出频率带宽为 50％Fi（理论值）。但考虑到低通滤波器的特性和设计难度以及对输 出信号杂散的抑制，实际的输出频率带宽仍能达到 40％Fi。 （2）频率转换时间短 DDS 是一个开环系统，无任何反馈环节，这种结构使得 DDS 的频率转换时间极短。 事实上，在 DDS 的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累 加，才能实现频率的转换。因此，频率转换的时间等于频率控制字的传输时间，也就是 一个时钟周期的时间。时钟频率越高，转换时间越短。DDS 的频率转换时间可达纳秒数 量级，比使用其它的频率合成方法都要短数个数量级。
相位累加器 U3 由Ｎ位加法器与Ｎ位累加寄存器级联构成。每来一个时钟脉冲 F0，加 法器将频率控制字 M 与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加 寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数 据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相 加。此过程的伪代码表述如下：
电平状态（逻辑关系）如下表:
ROM 地址总线 B3-B0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
ROM 地址选通线 A0-A15
基于ADF4350与AD9913的跳频频率合成器设计
基于ADF4350与AD9913的跳频频率合成器设计胡丽格【摘要】很多系统对频率合成器的频率捷变性能和相位噪声特性提出了越来越高的要求。
介绍了基于锁相环ADF4350与DDS AD9913的跳频频率合成器的设计与实现方法。
通过对跳频理论与锁相环技术理论研究，以及对ADF4350锁相环内部结构进行分析，设计了基于ADF4350与AD9913的900～4000 MHz跳频频率合成器。
测试结果表明，输出信号相位噪声优于－86 dBc／Hz＠10 kHz，频率步进0�76 Hz，频率转换时间优于175μs，频率合成器性能良好。
%Many systems require that the frequency synthesizer provide high performance in frequency agility and low phase noise characteristics.A design and implementation of frequency hopping synthesizer based on ADF4350 and AD9913 is presented.Based on studying the theory of frequency hopping and phase locked loop,and analyzing the internal structure of ADF4350,a design of frequency hopping synthesizer ranging from 900 MHz to 4 000 MHz is realized combing with AD9913.Testing results show that the phase noise is lower than -86 dBc/Hz@10 kHz,frequency hopping step is 0.76 Hz,and frequency conversion time is 175 μs,which provides a good performance and meets the requirement.【期刊名称】《无线电工程》【年(卷),期】2015(000)009【总页数】3页(P65-67)【关键词】频率合成;直接数字频率合成;锁相环;跳频【作者】胡丽格【作者单位】中国电子科技集团公司第五十四研究所，河北石家庄050081【正文语种】中文【中图分类】TN74频率合成技术作为现代电子系统中一项极为重要的技术，对现代通信、雷达、卫星和电子对抗都具有相当重要的作用。
宽带高速跳频频率合成器设计与实现
宽带高速跳频频率合成器设计与实现
本文的研究内容是某超短波电台的频率合成器。
频率合成器的主要技术指标包括：波段、带宽、转换时间、稳定度、相位噪声、杂散、体积、成本等。
超短波跳频电台对频率合成器的要求,一是要具有良好的相位噪声,二是频率切换时间要快,缩短信道在高速跳频过程的换频开销,提高数传速率等。
本频率合成器采用DDS内插PLL的组合方案,实现高的频率分辨率、高的转换速率和较宽的输出频率；采用快速频率预置和变带宽技术,实现频率的快速切换；对各主要器件相位噪声进行严格设计和控制,以满足整机相位噪声的要求。
DDS采用高速器件AD9951,锁相环采用ADF4113和ADF4193芯片,同时采用低噪声压控振荡器,应用ADIsimPLL仿真软件,通过多种快速锁定措施,达到了整机对转换时间的要求。
经测试,合成器各项指标全面达到整机要求。
由于项目研制周期较短,PCB板的布局、元器件的筛选、生产性、工艺性等方面有待后续进一步的完善。
基于AD9851的软件调频电路设计
¡ 9£
* & 6 % #2 q ã* ;< # U 5
) 2
J (7 Y 4 bñò# 5 B 3 ! :©»# )=êa·2f9 ^ K u· A £ # W 4 Z < 6) * 6V= J 3 # # 4 $ $ 3L # : : X L N L * 4 3L * 5 4 5 W ? J ( ^ 2K @ >æ 5 áp2 ^ Ð7 b WÈ T2 # ÌT # Jó$ 7 9 e1 I / L F Rå!».eY?E,»# hU[¸Ì:}~ { x# ¯C @ {x»;<?cdÿ¤P# : % #5! jpØô² 6 :¤{# Ó¸UcdJf§/V! z7ÂKòrÍì$ ¤õÎ|{è}~#
"¯Bo¼È £È ã3
"4Bo¼È £È ã)
$ a $ V, B _ ^ Z "YzÉÊ 5 * & 6 % # * & 6 % #$xygîS$ Ë 9  2 é ½ qé ½# 6L¯ B©o ¼! dU 5 ! 4 6 : % # 1 : 9 : 3 3 ! # # 6 9 Y [ E 9 # ¢ÈJ󺩻2³J®ã $ p 2 á^ y8 ·) y È % : > J # H J2, t Wh p ) y 2 % ½# 4 6 : % # 1 : 9 :W í a·2 # 3L $g2,t[8 9 ?# # : : X L N L * % =» 9 9 ! # X [ E y $ Ë 26V à A 9 Â# Ï~ö29Â/QFé {| 5@ 5 * & 6 % #2$xy# "qp%àA9Â2y©!
"5 * & 6 % #©»2³J ã9
基于AD9959的频率合成器设计及其应用
( 1) 发送一个 mast er reset 信号, 使 AD9959 的 内部寄存器处于初始状态。( 即工作模式为单频扫 描, 且频率控制字和相位控制字均置 0, 1 位串行数 据传输) 。
( 2) 信道 0 使能位置 1, 其他信道使能位都置 0。 ( 3) 使用串行 I/ O 口, 发送信道 0 所需要的频 率控制字和相位控制字到 I/ O Buff er。 ( 4) 信道 1 使能位置 1, 其他信道使能位均置 0。 ( 5) 使用串行 I/ O 口, 发送信道 1 所需要的频 率控制字和相位控制字到 I/ O Buff er。 ( 6) 以此类推, 重复 2、3 步骤, 发送信道 2 和信 道 3 的频率控制字、相位控制字到 I/ O Buf fer。 ( 7) 发送 I/ O U PDA T E 信号, 将 I/ O Buff er 中 的数据传送到内部寄存器( act ive regist er) 。 I/ O Buff er 中的频率控制字和相位控制字不会 立即对 DDS 的工作起作用, 只在 I/ O U PDAT E 的 上升沿后 I/ O Buf fer 中的数据传送到内部寄存器, 才对 DDS 的工作起作用。故在这种工作模式下, 各 信道的工作可以做到同步, 即在每次频移时, 载波频 率、子载波参考时钟、伪码参考时钟三者的频率控制 字可以同步变化。 二次 混频 的本 振信 号由 频率 合成 器 芯片 ADF 4111 和 CDCM 7005 产生。在两个芯片在系统 中用同一个 10 M H z 晶振做参考, 保证同源[ 4 5] 。 2. 3 系统控制 本系统用 CPL D 作 为 AD9959 的主 控芯 片通
Galileo / G PS 高精度伪卫星系统的要求设计了一款频率合成器。在设计过 程中引入 A DS 软件辅助分析和仿真, 该频率合成器 能满足系统杂波抑制、相位噪声等各项指标要 求。
基于AD9851信号发生器的设计
基于AD9851信号发生器的设计摘要：基于直接数字频率合成(DDS)原理，采用AD9851型DDS器件设计一个信号发生器，实现50 Hz～60 MHz范围内的正弦波输出。
通过功率放大，在50Ω负载的情况下，该信号发生器在50 Hz～10 MHz范围内输出稳定正弦波，电压峰峰值为0～5V±0．3V。
关键词：DDS；直接数字频率合成；AD9851；微处理器；C语言0 引言直接数字合成(DDS)是近年来新的电子技术。
单片集成的DDS产品是一种可代替锁相环的快速频率合成器件。
DDS是产生高精度、快速变换频率、输出波形失真小的优先选用技术。
DDS以稳定度高的参考时钟为参考源，通过精密的相位累加器和数字信号处理，通过高速D／A 变换器产生所需的数字波形(通常是正弦波形)，这个数字波经过一个模拟滤波器后，得到最终的模拟信号波形。
DDS系统一个显著的特点就是在数字处理器的控制下能够精确而快速地处理频率和相位。
除此之外，DDS的固有特性还包括：相当好的频率和相位分辨率(频率的可控范围达μHz级，相位控制小于0．09°)，能够进行快速的信号变换(输出DAC的转换速率百万次／秒)。
1 AD9851集成芯片简介AD9851相对于AD9850的内部结构，只是多了一个6倍参考时钟倍乘器，当系统时钟为180MHz时，在参考时钟输入端，只需输入30 MHz的参考时钟即可。
AD9851是由数据输入寄存器、频率／相位寄存器、具有6倍参考时钟倍乘器的DDS芯片、10位的模／数转换器、内部高速比较器这几个部分组成。
其中具有6倍参考时钟倍乘器的DDS芯片是由32位相位累加器、正弦函数功能查找表、D／A变换器以及低通滤波器集成到一起。
这个高速DDS芯片时钟频率可达180MHz，输出频率可达70 MHz，分辨率为0．04Hz。
AD9851可以产生一个频谱纯净、频率和相位都可编程控制且稳定性很好的模拟正弦波，这个正弦波能够直接作为基准信号源，或通过其内部高速比较器转换成标准方波输出，作为灵敏时钟发生器来使用。
基于AD9911频率源的设计与实现
基于AD9911频率源的设计与实现
张震
【期刊名称】《电子科技》
【年(卷),期】2014(27)3
【摘要】设计了一种由单片机PIC18LF4520控制DDS芯片AD9911的频率源电路.阐述了单片机控制DDS的软硬件实现方法,以及AD9911内部寄存器的配置要点.系统设计外围电路简单,可方便地实现对频率源电路输出频率、相位和工作模式的控制,输出信号频率范围为25～75 MHz.实验结果表明,该频率源具有输出频率精确、频率分辨率高和相位噪声低等特点,符合通信系统对频率源的设计要求.
【总页数】4页(P66-69)
【作者】张震
【作者单位】电子科技大学电子工程学院,四川成都611731
【正文语种】中文
【中图分类】TN741
【相关文献】
1.基于DDS的C波段宽带小步进低相噪频率源的设计与实现 [J], 邓迅;石玉;张钰英
2.基于ADF4350锁相频率合成器的频率源设计与实现 [J], 徐述武;汪海勇;唐云峰
3.基于LMX2594的K波段频率源的设计与实现 [J], 胡格;王志鹏;文继国
4.基于GPS秒脉冲的频率源设计与实现 [J], 王冬;汪贵华;郭庆贺
5.一种基于PXIe架构低杂散宽带频率源设计与实现 [J], 魏德肖; 陈兵; 邹辰龙
因版权原因，仅展示原文概要，查看原文内容请购买。