组合逻辑电路中的竞争冒险备课讲稿
组合逻辑电路中的竞争冒险 精品资料
仅供学习与交流，如有侵权请联系网站删除 谢谢1 精品资料
仅供学习与交流，如有侵权请联系网站删除 谢谢1 目 录 摘要 1 关键词 ........................................................................................................................................ 1 Abstract ....................................................................................................................................... 1 Key words ................................................................................................................................... 1 1 引言 ......................................................................................................................................... 1 2 竞争冒险现象及产生的原因 ................................................................................................. 1 2.1竞争冒险现象 ..................................................................................................................... 1 2.2竞争冒险现象产生的原因 ................................................................................................. 2 2.3竞争冒险的危害 ................................................................................................................. 2 2.4竞争冒险的分类 ................................................................................................................. 2 2.4.1静态冒险 ........................................................................................................................... 2 2.4.2动态冒险 ........................................................................................................................... 2 3竞争冒险的判断 ..................................................................................................................... 2 3.1代数法 ................................................................................................................................. 2 3.2卡诺图法 ............................................................................................................................. 3 3.3仿真法和实验法 ................................................................................................................. 4 3.4通过实验判断竞争冒险现象 ............................................................................................. 4 3.4.1实验分析 ........................................................................................................................... 6 3.4.2实验总结 ........................................................................................................................... 7 4竞争冒险的消除方法 ............................................................................................................. 7 4.1增加冗余项法 ..................................................................................................................... 7 4.2消除互补项法 ..................................................................................................................... 7 4.3接入滤波电容 ..................................................................................................................... 7 4.4引入选通脉冲 ..................................................................................................................... 8 4.5引入封锁脉冲 ..................................................................................................................... 8 4.6采用可靠性编码 ................................................................................................................. 8 4.7输出加D触发器 ................................................................................................................. 8 5实际应用中竞争冒险的敏感度问题 ..................................................................................... 8 6总结 ......................................................................................................................................... 8 致谢 10 参考文献 .................................................................................................................................. 10 精品资料
仅供学习与交流，如有侵权请联系网站删除 谢谢1 组合逻辑电路中的竞争冒险 网络工程专业学生 郭翔 指导教师 吴俊华
摘要：在组合逻辑电路中，当输入信号改变状态时，输出端可能出现由于竞争冒险而产生的干扰脉冲信号，如果负载是对干扰脉冲信号十分敏感的电路，有可能引起电路的误动作，因此应该采取措施消除竞争冒险。从理论上分析了组合逻辑电路竞争冒险的产生，及其判断和消除的方法，其产生原因包括：门电路开关电平的时间差和门电路延迟时间。竞争冒险可以通过代数法、卡诺图法、仿真法和实验法进行判断，采用引入选通脉冲、引入封锁脉冲、增加冗余项、接入滤波电容等手段以消除竞争冒险。 关键词：组合逻辑电路 竞争冒险 干扰消除 门电路
Competitive Adventure in Assembled Logical Circuit
Student Majoring in Network Engineering Guo Xiang Tutor Wu Junhua
Abstract: The disturbance pulse caused by competition and adventure may be emerged in the out put terminal of assembled logic circuit when the statement of input signals changes. The misact caused by the disturbance may appear if the load is very sensitive to the pulse. So the measures should be taken to eliminate the competition and adventure. The reasons of competition and adventure in assembled logic circuit are analyzed and the judging and eliminating method are provided in the paper. The interval between on/off levels in a gate circuit and the delay time of gate circuits is resulted in by competitive adventure. Competitive adventure can be detected by a circuit’s logical function, listing the truth table of circuit in sequence and testing the circuit. The methods of exerting gating pulse and blocking pulse, transforming function of a circuit, and adding redundancy product term, parallel connection capacitance at the output terminal, etc are applied to eliminate competitive adventure. Key words: Assembled logic circuit; Competition and adventure; Disturbance eliminating; Gate circuits
组合逻辑电路的竞争与冒险
数字电路与系统东南大学信息科学与工程学院第三章组合逻辑电路的分析和设计组合逻辑电路的特点组合逻辑电路的分析方法组合逻辑电路的最小化设计方法组合逻辑电路的竞争与冒险◆通常，对于组合逻辑电路的分析与设计，都是在理想的情况下进行的，也就是假设电路中没有延时；◆而实际上，信号从电路的输入端输入，到电路的输出端输出，都需要一定的时间；◆信号经过电路中的连线、逻辑门，会产生延迟，也就是信号经过导线、逻辑门的传输，需要一定的响应时间，信号的变化也就会存在一定的过渡时间；◆信号经过不同的路径到达输出端，延迟也就会不一样；◆多个信号变化时，会存在有先后快慢的区别；◆考虑到这些实际情况，在前面对逻辑电路的分析和设计，就有可能出现信号变化的瞬间，电路的输出与我们分析或者设计的结果不一致；◆这种电路的输出与我们的预期，或者说理论上的分析与设计不一致的现象，就是竞争与险象；◆竞争的概念：在组合逻辑电路中，输入信号的变化传输到电路的各级逻辑门，到达的时间有先后，也就是存在时差，称为竞争；◆险象的概念：当输入信号变化时，输出端产生错误，出现了瞬时的干扰脉冲现象；◆竞争不一定会产生冒险，因为当输入信号传输到各级逻辑门，存在竞争，但是在输出端没有出现瞬时的干扰脉冲，就不会产生冒险；◆冒险，一定存在竞争，冒险是竞争的结果；◆严格的意义上讲，冒险的产生，是因为电路存在延迟；◆如果电路仅仅存在竞争，而没有产生险象，对电路的输出或者对后续电路都没有影响，就没有必要进行处理；◆如果电路存在竞争，也产生了险象，但是，这种险象是瞬间的；如果险象对于电路的输出不产生影响，或者后续电路对这种现象不敏感，险象也可以不进行处理；◆但是，如果后续电路对这种瞬时出现的干扰脉冲敏感，就会导致电路功能产生错误；◆在这种情况下，就需要采取措施消除冒险现象；例：如图所示与门，输出F=AB；当AB取值01或者10时，输出F为0；但是，当AB由01变为10时，由于两个信号变化不可能同时完成：如果A先于B变化，就会产生干扰脉冲，也就是会出现冒险现象；如果A滞后于B变化，不会产生冒险；组合逻辑电路，如果输入信号变化前后，稳定的输出值相同，而仅仅在转换瞬间有冒险，称为静态冒险。
第五节时序逻辑电路中的竞争-冒险现象
在有些规模较大的同步时序电路中,由于每个门的带 负载能力有限,所以经常是先用一个时钟信号同时驱 动几个门电路,然后再由这几个门电路分别去驱动若 干个触发器. 由于每个门的传输时间不同,严格地讲系统已不是真 正的同步时序电路了,故仍有可能发生存储器电路的 竞争-冒险现象.
电路就不按八进制计数循环工作了.
倘若在设计时无法确切知道CLK3和Q2哪一个先改 变状态,那么也就不能确定电路状态转换的规律.
上页 下页 返回
5
第五节 时序逻辑电路中的竞争-冒险现象
G1 G2
CLK1
1J
C1 1K 1 F F1
Q1
CLK 2
Q 1
1J
C1 1K
1 F F2
Q2
CLK 3
1J
Q3
C1
上页 下页 返回
7
第五节 时序逻辑电路中的竞争-冒险现象
移位寄存器中时钟偏移现象
输入
F F1 1D
Q1
F F12 1D
Q 12
F F13 Q 13 1D
F F24 1D
Q 24
C1
C1
C1
C1
CLK CLK CLK1 CLK 2
CLK1 G1
CLK 2 G2
电路图
tpd1
tpd2
时钟信号波形
1K
F F3
为了确保CLK3的上升沿在Q2的新状态稳定建立之 后才到达FF3 ,可以在Q1到CLK3 的传输通道上增加 延迟环节, G1和G2就是作延迟环节用的.
只要G1和G2的传输延迟时间足够长,一定能使Q2的 变化先于CLK3的变化,保证电路按八进制计数循环 正常工作.
中山大学数电实验五 组合电路中的竞争与冒险
数电实验五组合电路中的竞争与冒险预习报告1、复习与组合逻辑电路竞争与冒险有关内容（1）竞争冒险现象及其成因对于组合逻辑电路，输出仅取决于输入信号的取值组合，但这仅是指电路的稳定解而言，没有涉及电路的暂态过程。
实际上，在组合逻辑电路中信号的传输可能通过不同的路径而汇合到某一门的输入端上。
由于门电路的传输延迟，各路信号对于汇合点会有一定的时差，这种现象称为竞争。
如果竞争现象的存在不会使电路产生错误的输出，则称为非临界竞争；如果使电路的输出产生了错误，则称为临界竞争，通常称为逻辑冒险现象。
一般说来，在组合逻辑电路中，如果有两个或两个以上的信号参差地加到同一门的输入端，在门的输出端得到稳定的输出之前，可能出现短暂的、不是原设计要求的错误输出，其形状是一个宽度仅为时差的窄脉冲，通常称为尖峰脉冲或毛刺。
（2）检查竞争冒险现象的方法在输入变量每次只有一个改变状态的简单情况下，可以通过逻辑函数式判断组合逻辑电路中是否有竞争冒险存在。
__如果输出端门电路的两个输入信号A和A 是输入变量A经过两个不同的传输途径而来的，那么当输入变量的状态发生突变时输出端便有可能产生尖峰脉冲。
因此，只要输出端的逻辑函数在一定条件下化简成_ _Y = A + A 或 Y = A A则可判断存在竞争冒险。
（3）消除竞争冒险现象的方法①接入滤波电路在输出端并接入一个很小的滤波电容Cf，足可把尖峰脉冲的幅度削弱至门电路的阈值电压以下。
②引入选通脉冲对输出引进选通脉冲，避开现象。
③修改逻辑设计在逻辑函数化简选择乘积项时，按照判断组合电路是否存在竞争冒险的方法，选择使逻辑函数不会使逻辑函数产生竞争冒险的乘积项。
也可采用增加冗余项方法。
选择消除险象的方法应根据具体情况而定。
组合逻辑电路的险象是一个重要的实际问题。
当设计出一个组合电路，安装后应首先进行静态测试，也就是用逻辑开关按真值表依次改变输入量，验证其逻辑功能。
然后再进行动态测试，观察是否存在冒险。
竞争冒险
Y = ( A + B )( B + C )
当取A=0、C=0时 当取A=0、C=0时， A=0
Y = BB
因此，图示电路存在冒险现象。 因此，图示电路存在冒险现象。
三、消除冒险现象的方法
1.加封锁脉冲。在输入信号产生竞争冒险的时间内， 加封锁脉冲。在输入信号产生竞争冒险的时间内， 加封锁脉冲 引人一个脉冲将可能产生尖峰干扰脉冲的门封锁住。 引人一个脉冲将可能产生尖峰干扰脉冲的门封锁住。 封锁脉冲应在输入信号转换前到来，转换结束后消失。 封锁脉冲应在输入信号转换前到来，转换结束后消失。 2.加选通脉冲。对输出可能产生尖峰干扰脉冲的门电 加选通脉冲。 加选通脉冲 路增加一个接选通信号的输入端， 路增加一个接选通信号的输入端，只有在输入信号转 换完成并稳定后，才引入选通脉冲将它打开，此时才 换完成并稳定后，才引入选通脉冲将它打开， 允许有输出。在转换过程中，由于没有加选通脉冲， 允许有输出。在转换过程中，由于没有加选通脉冲， 因此，输出不会出现尖峰干扰脉冲。 因此，输出不会出现尖峰干扰脉冲。 3.接人滤波电容。由于尖峰干扰脉冲的宽度一般都很 接人滤波电容。 接人滤波电容 在可能产生尖峰干扰脉冲的门！ 窄，在可能产生尖峰干扰脉冲的门！电路输出端与地 之间接入一个容量为几十皮法的电容就可吸收掉尖峰 干扰脉冲。 干扰脉冲。 4.修改逻辑设计。 修改逻辑设计。 修改逻辑设计
A 1 (a) A A Y1 (b) & Y1 A 1 (a) ≥1 Y2
Y1 = AA = 0
A A Y2
Y2 = A + A = 1
(b)
干扰信号
二、竞争冒险现象的判别
在组合逻辑电路中，是否存在冒险现象， 在组合逻辑电路中，是否存在冒险现象，可通过逻辑函 数来判别。 数来判别。如根据组合逻辑电路写出的输出逻辑函数在一定 条件下可简化成下列两种形式时， 条件下可简化成下列两种形式时，则该组合逻辑电路存在冒 险现象 。 如果输出端门电路的两个输入信号A和 ′是输入变量A经过两个 如果输出端门电路的两个输入信号 和A′是输入变量 经过两个 不同的传输途径而来，则当输入变量A的状态发生突变时输出 不同的传输途径而来，则当输入变量 的状态发生突变时输出 端有可能产生尖峰脉冲， 端有可能产生尖峰脉冲，故只要输出端的逻辑函数在一定条件 下能简化成Y＝A＋ A′或 Y＝A· A′,则可判定存在竞争－冒险现 下能简化成 ＝ ＋ ′ ＝ ′ 则可判定存在竞争－ 则可判定存在竞争 象
第四章 组合逻辑电路的竞争冒险
3.4组合逻辑电路中竞争--冒险现象理想情况电路中的连线和逻辑门都没有延迟。
电路的多个输入信号发生变化时都是同时瞬间完成的。
实际情况信号通过逻辑门需要响应时间。
信号的变化需要一定的过渡时间。
多个信号发生变化时有先后快慢的差异。
冒险逻辑冒险功能冒险不同的冒险，产生的原因不同，消除冒险的方法也不相同。
3.4.1 竞争 冒险现象及其成因两个输入信号（一个从1将出现毛刺竞争不一定都会产生尖峰脉冲不产生毛刺t pd2<t pd1+t 出现毛刺检查逻辑冒险的方法稳态时输出1，输入变化瞬间输出0的冒险，称为偏1型冒险。
稳态时输出0，输入变化瞬间输出1的冒险，称为偏0型冒险。
方法代数法卡诺图法方法比较繁琐，适用范围广，对两级（含）以上电路都适用。
注意：不能对函数进行化简。
方法简单，只适用于两级电路。
计算机模拟检查法实验检查法功能冒险输入从Ii 变到Ij时产生功能冒险的条件：2、有P个（P≥2）变量同时发生变化；1、输入变量变化前后函数值相同。
即F( I i)=F( I j)；3 、由P个变量组合所构成的2P个格，既有1又有0。
例3-14：判断下面卡诺图所示逻辑函数，当输入ABCD从0110→1100，1111→1010，0011→0100，1000→1101变化时，是否存在功能冒险。
功能冒险的消除方法选通脉冲加入的位置和极性的确定：与非门实现函数F=AB+CD正极性脉冲加在第二级功能冒险的消除方法或非门实现函数F=(A+B)(C+D)负极性脉冲加在第一级功能冒险的消除方法负极性脉冲加在一个与门上功能冒险的消除方法方法二：在对输出波形边沿要求不高的情况下，可以在输，滤除毛刺。
出端接一个几十到几百皮法的滤波电容CL在输出端加小电容可以消除毛刺。
但是输出波形的前后沿将变坏,只适用于低速电路，在对波形要求较严格时，应再加整形电路。
3.4.2 消除竞争 冒险的方法加冗余项：只能消除逻辑冒险，而不能消除功能冒险，适用范围有限。
探索组合逻辑电路的竞争冒险现象及消除方法
探索组合逻辑电路的竞争冒险现象及消除方法
组合逻辑电路是指一些由多个逻辑门组成的逻辑电路。
它们一般不具有记忆性，不涉及时钟信号，是根据输入信号直接输出结果的电路。
虽然组合逻辑电路看起来非常简单，但是在实际应用中存在着一些竞争冒险，这可能导致电路输出错误的结果。
本文将探讨组合逻辑电路的竞争冒险现象及消除方法。
竞争冒险是指当多个逻辑门的输入信号在不同的时间到达时，电路不能准确地确定输出信号。
这是由于电路中存在着多条不同的信号路径，当这些路径的信号到达的时间不同，就会发生竞争冒险。
这个现象如果不及时解决，就会导致电路输出错误的结果，甚至会使整个系统崩溃。
竞争冒险可以通过添加延迟元件来解决。
这些延迟元件包括反相器和缓冲器。
反相器可以改变输入信号的极性，并将输出信号延迟一定时间后输出。
缓冲器可以加强信号的强度，并将信号的延迟控制在很小的范围内。
通过添加这些延迟元件，可以精确地控制信号的延迟时间，从而避免竞争冒险。
另外，竞争冒险问题也可以通过优化电路结构来解决。
由于冒险问题是由信号路径的不同导致的，我们可以尽可能地减少信号路径的长度和数量。
在优化电路时，需要考虑到电路的性能和延迟时间之间的平衡。
如果性能过于复杂，就会增加信号延迟时间，从而导致冒险问题。
如果性能过于简单，就会降低电路的效率和稳定性。
总之，竞争冒险是组合逻辑电路中常见的问题之一。
通过添加
延迟元件和优化电路结构，可以有效地解决这个问题。
在实际应用中，我们必须注意电路的稳定性和效率，以便顺利地解决竞争冒险问题，保证电路的正确性。
组合逻辑电路中的竞争冒险
组合逻辑电路中的竞争冒险
前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。
实际上，从信号输入到稳定输出需要一定的时间。
由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输人经不同通路传输到输出级的时间不同。
由于这个原因，可能会使逻辑电路产生错误输出。
通常把这种现象称为竞争冒险。
一、产生竞争冒险的原因
首先来分析下图所示电路的工作情况，可以建立竞争冒险的概念。
在图中，与门G2的输入是Ａ和两个互补信号。
由于G1的延迟，的下降沿要滞后于Ａ的上升沿，因此在很短的时间间隔内，G2的两个输入端都会出现高电平，致使它的输出出现一个高电平窄脉冲（它是按逻辑设计要求不应出现的干扰脉冲），见图中的波形部分所示。
与门G2的２个输入信号分别由G1和Ａ端两个路径在不同的时刻到达的现象，通常称为竞争，由此而产生输出干扰脉冲的现象称为冒险。
下面进一步分析组合逻辑电路产生竞争冒险的原因。
设有一个逻辑电路如上图所示，其工作波形如下图所示。
它的输出逻辑表达式为。
由此式可知,当Ａ和Ｂ都为1时，L＝1，与C的状态无关。
但是，由波形图可以看出，在Ｃ由１变０时，Ｃ由０变１有一延迟时间，在这个时间间隔内,G2和G3的输出ＡＣ和同时为０，而使输出出现一负跳变的窄脉冲，即冒险现象。
这是产生竞争冒险的原因之一，其他原因这里不作详述。
由以上分析可知，当电路中存在由反相器产生的互补信号，且在互补信。
竞争冒险
消除竞争－ 消除竞争－冒险现象的方法 则消除由A带来的竞争 带来的竞争－ 则消除由 带来的竞争－冒险的如图所示
注:为了使电路所用 为了使电路所用 器件最少， 器件最少，将逻辑函 数化简， 数化简，而为了消除 竞争－ 竞争－冒险又要增加 冗余项， 冗余项，这是一对矛 盾。首先不考虑竞争 冒险， －冒险，将逻辑函数 化简， 化简，然后检查有否 竞争－冒险现象， 竞争－冒险现象，再 用增加冗余项来消除 它。
A 1 (a) A A Y1 (b) & Y1 A 1 (a) ≥1 Y2
Y1 = AA = 0
A A Y2
Y2 = A + A = 1
(b)
干扰信号
二、竞争冒险现象的判别
在组合逻辑电路中，是否存在冒险现象， 在组合逻辑电路中，是否存在冒险现象，可通过逻辑函 数来判别。 数来判别。如根据组合逻辑电路写出的输出逻辑函数在一定 条件下可简化成下列两种形式时， 条件下可简化成下列两种形式时，则该组合逻辑电路存在冒 险现象 。 如果输出端门电路的两个输入信号A和 ′是输入变量A经过两个 如果输出端门电路的两个输入信号 和A′是输入变量 经过两个 不同的传输途径而来，则当输入变量A的状态发生突变时输出 不同的传输途径而来，则当输入变量 的状态发生突变时输出 端有可能产生尖峰脉冲， 端有可能产生尖峰脉冲，故只要输出端的逻辑函数在一定条件 下能简化成Y＝A＋ A′或 Y＝A· A′,则可判定存在竞争－冒险现 下能简化成 ＝ ＋ ′ ＝ ′ 则可判定存在竞争－ 则可判定存在竞争 象
Y = AB + A C
当B＝C＝1时， ＝ ＝ 时
B 1 C 4.4.2
≥1
Y
Y = A+ A
故此电路存在竞争－冒险现象。 故此电路存在竞争－冒险现象。 若将上述逻辑式改为
组合电路中的竞争冒险
图3-50 由于竞争而产生的尖峰脉冲
在图3-50（a）中，A 与 B同时分别由1变到0，0变到1时，做 以下3种情况的分析。
（1）不考虑信号通过与门的延迟时间，则与门输出 L 0 。 （2）考虑信号通过与门的延迟时间，且 B在 A下降到低于 VIL(max) 之前就上升到高于VIL(max) ，这时在输出端将出现不符 合逻辑规律的正尖峰脉冲，如图3-50（a）输出波形 所示， 其中 t 表示从一个稳态过渡到另一个稳态的过渡时间。 （3）考虑信号通过与门的延迟时间，但 B在A 下降到低于 VIL(max) 之后才上升到高于 VIL(max) ，这时在输出端将不出现正 尖峰脉冲。
1.2 组合电路中的竞争冒险 判别方法
如图3-51所示，如果组合逻辑电路的输出表达式在一定条件 下能化简成 L AA 或 L A A，由于 A，A 是通过不同途径到达 或门、与门的输入端， A从0跳变到1或从1跳变到0时，A 必然要 从相反方向同时跳变，因此可能产生竞争冒险。
图3-51 门电路输入A ，A 将可能出现竞争冒险
如果逻辑表达式较复杂，通常可采用卡诺图的方法来 进行判别。例如，逻辑表达式 L AB AC AC ，如图352所示画出函数L 的卡诺图。
图3-52 L AB AC AC 卡诺图
通过以上分析可知，在输入变量每次只有一个状态发生改变 的简单情况下，判断逻辑表达式是否存在竞争冒险的方法如下。
在图3-50（b）中，A 与 B同时分别由1变到0，0变到1时，做 以下3种情况的分析。
（1）不考虑信号通过或门的延迟时间，则或门输出 L 1。 （2）考虑信号通过或门的延迟时间，且 B在 A 下降到低于 VIH(min) 之后才上升到高于 VIH(min) ，这时在输出端将出现不符 合逻辑规律的负尖峰脉冲，如图3-50（b）输出波形 所示， 其中 t 表示从一个稳态过渡到另一个稳态的过渡时间。 （3）考虑信号通过或门的延迟时间，但 B在A 下降到低于 VIH(min) 之前就上升到高于VIH(min) ，这时在输出端将不出现负 尖峰脉冲。
【VIP专享】第四章 组合逻辑电路的竞争冒险
3.4组合逻辑电路中竞争--冒险现象理想情况电路中的连线和逻辑门都没有延迟。
电路的多个输入信号发生变化时都是同时瞬间完成的。
实际情况信号通过逻辑门需要响应时间。
信号的变化需要一定的过渡时间。
多个信号发生变化时有先后快慢的差异。
冒险逻辑冒险功能冒险不同的冒险，产生的原因不同，消除冒险的方法也不相同。
3.4.1 竞争 冒险现象及其成因两个输入信号（一个从1将出现毛刺竞争不一定都会产生尖峰脉冲不产生毛刺t pd2<t pd1+t 出现毛刺检查逻辑冒险的方法稳态时输出1，输入变化瞬间输出0的冒险，称为偏1型冒险。
稳态时输出0，输入变化瞬间输出1的冒险，称为偏0型冒险。
方法代数法卡诺图法方法比较繁琐，适用范围广，对两级（含）以上电路都适用。
注意：不能对函数进行化简。
方法简单，只适用于两级电路。
计算机模拟检查法实验检查法功能冒险输入从Ii 变到Ij时产生功能冒险的条件：2、有P个（P≥2）变量同时发生变化；1、输入变量变化前后函数值相同。
即F( I i)=F( I j)；3 、由P个变量组合所构成的2P个格，既有1又有0。
例3-14：判断下面卡诺图所示逻辑函数，当输入ABCD从0110→1100，1111→1010，0011→0100，1000→1101变化时，是否存在功能冒险。
功能冒险的消除方法选通脉冲加入的位置和极性的确定：与非门实现函数F=AB+CD正极性脉冲加在第二级功能冒险的消除方法或非门实现函数F=(A+B)(C+D)负极性脉冲加在第一级功能冒险的消除方法负极性脉冲加在一个与门上功能冒险的消除方法方法二：在对输出波形边沿要求不高的情况下，可以在输，滤除毛刺。
出端接一个几十到几百皮法的滤波电容CL在输出端加小电容可以消除毛刺。
但是输出波形的前后沿将变坏,只适用于低速电路，在对波形要求较严格时，应再加整形电路。
3.4.2 消除竞争 冒险的方法加冗余项：只能消除逻辑冒险，而不能消除功能冒险，适用范围有限。