组合逻辑电路产生竞争冒险原因

关于数字电路竞争-冒险现象的研究

毕业论文

关于数字电路竞争-冒险现象的研究

学生姓名：学号：

学

院：

专业：

指导教师：

2012年 6 月

清华大学2012届毕业论文

关于数字电路竞争-冒险现象的研究

摘要:随着科学技术的发展,数字电路在实际应用中起到了举足轻重的作用,例如PLD、FPGA等。本文介绍了竞争冒险的概念及产生的原因。就数字电路中出现的竞争冒险问题及解决办法,从理论和实践的角度对其进行了总结归纳,并举例分析了判别竞争冒险的方法和消除方法,提出人们在分析设计数字电路时要根据不同的电路情况采用不同的分析、判别和消除方法。

在数字系统设计和调试中，常产生传输延迟、竞争冒险、毛刺干扰等问题，这是传统仪器和消除方法无法解决的，在这种情况下出现了适用于软、硬件分析的新的测试、消除竞争与冒险现象的方法。准确的实现系统功能是每一个系统设计者追求的最终目标，面对越来越庞大的系统设计，设计者需要更加完善、准确地检测出竞争与冒险现象，这样才能保证设计的准确性。本论文在对国内外有关竞争与冒险现象的发展现状的研究上，还进一步对冒险现象新的检测、消除技术和基于FPGA的虚拟逻辑分析仪进行了分析和研究。

关键词：竞争冒险，数字电路，检测技术，逻辑分析仪

清华大学2012届毕业论文

Research and Analysis on Race and Competition in Digital Circuit Design

组合逻辑电路的竞争与险象研究

ＳＹＳ　ＳＥＣＵＲＩＴＹ系统安全　

组合逻辑电路的竞争与险象研究　

何其贵余春平　

（江西信息应用职业技术学院江西南昌３３００４３）　５７　

摘要：信号在电路中传输都会产生时间的延迟，该延迟会引起数字电路中波形参数变坏，甚至产生竞争冒险现象，从而　

导致电路产生错误的输出，影响电路的可靠性和稳定性。因此，在组合逻辑电路的分析和设计过程中，研究电路的竞争与　

冒险现象是十分必要的。文章简要介绍了竞争险象的概念，对竞争险象产生的原因进行了探讨，对险象的判断及竞争险象　

的消除进行了具体研究。　

关键词：组合逻辑电路；竞争；险象；研究　

在组合逻辑电路的分析和设计中，仅研究输入与输出之　

间的稳定关系是不够的，还应考虑信号在电路中传输的时延问　

题，事实上，信号经过任何逻辑门与导线时都会产生时间的延　

迟，该时间的延迟会使数字系统的操作速度下降，引起电路中　

波形参数变坏，甚至产生竞争冒险现象，从而导致电路产生错　误的输出，直接影响电路的可靠性和稳定性。因此，在组合逻　

辑电路的分析和设计过程中，研究电路的竞争与冒险现象是十　

分必要的。　

一、竞争险象的概念及产生的原因　

１．竞争　

在组合逻辑电路中，输入信号经过不同的路径到达某点汇　合时产生“时差”的现象，称之为竞争…。　

２．险象　

组合逻辑电路中竞争现象的存在，使得输入信号的变化可　

能引起输出信号产生错误的输出，这一现象称为险象。当然，　

并不是所有的竞争都会产生错误的输出，我们把产生错误输出　

的竞争称为临界竞争；把不产生错误输出的竞争称为非临界竞　争…。　

如图１所示逻辑电路的输出函数为Ｆ：　＋Ａ。　

若Ｂ＝０，则不计电路的延迟时　

（１）Ａ＝０时，Ｆ＝０　

（２）Ａ＝Ｉ时，Ｆ＝０　

Ｇ　

图１函数Ｆ＝　＋　＋Ａ的逻辑电路　

其波形图如图２（ａ）所示。　

若考虑传输的延迟，设一级门延迟时间为△ｔ，则　到达　

或非门Ｇ２的时间将比Ａ到达时间晚△ｔ，这时Ａ和的或非结果再　

次延迟△ｔ时间，则输出波形出现一个宽度为Ａｔ的窄脉冲，即为　

FPGA竞争与冒险

⼀，概念

在数字电路设计时，⽆论是组合、时序，还是FPGA电路中，都需要考虑竞争冒险现象（Race and Competition）。

竞争：由于信号在传输和处理过程中经过不同的逻辑门、触发器或逻辑单元时产⽣时差，造成信号的原变量和反变量状态改变的时刻不⼀

致，这种现象称为竞争（Race）。

冒险：由于竞争⽽引起电路输出信号中出现了⾮预期信号，产⽣瞬间错误的现象称为冒险（Competition）。表现为输出端出现了原设计中

没有的窄脉冲，常称为⽑刺（Burr）。

关系：有竞争不⼀定产⽣冒险，但有冒险就⼀定有竞争。

分类：竞争分为临界竞争和⾮临界竞争。冒险分为静态冒险和动态冒险。临界竞争：产⽣暂时或永久性错误输出。⾮临界竞争：没有导致冒险发⽣，或虽有冒险发⽣但不会产⽣错误输出，不影响系统的⼯作的竞争。静态冒险：输⼊信号变化前后，输出的稳态值⼀样，但在输⼊信号变化时，输出信号产⽣了⽑刺。在组合逻辑电路中，由于产⽣冒险的原因不同⼜分为功能冒险和逻辑冒险。动态冒险：输⼊信号变化前后，输出的稳态值不同，并在边沿处出现了⽑刺，即输⼊变化输出应变化的情况下，输出在变化的过程中产⽣了短暂的错误输出的现象。

产⽣原因:组合逻辑电路中，产⽣竞争冒险的主要原因是时延。

时序逻辑电路中，产⽣竞争冒险的原因主要有两个⽅⾯：1，组合逻辑电路部分可能发⽣的竞争冒险现象。2，存储电路⼯作过程中发⽣的竞争冒险。同步时序电路不存在竞争现象。异步时序电路中，当输⼊信号和时钟信号同时改变是，⽽且是通过不同路径到达同意触发器时，就有可能导致竞争冒险。

FPGA中：在FPGA中，延时主要是由连线的长短和逻辑单元的数⽬决定的，同时还受器件的制造⼯艺、⼯作电压、温度等因素影响。信号

的电平转换也需要⼀定的过渡时间。由于FPGA以及其他的 CPLD器件内部的分布电容和电感不能过滤电路中的⽑刺，从⽽使得⽑刺逐级传

递，对电路早晨的影响更加突出。即使是在最简单的逻辑运算中，如果出现多路信号同时跳变的情况，在通过内部⾛线以后，也⼀定会产⽣⽑刺。

组合逻辑电路习题解答

复习思考题

3-1 组合逻辑电路的特点

从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。

3-2 什么是半加什么是全加区别是什么

若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。两个同位的加数和来自低位的进位三者相加，称为全加。半加是两个1位二进制数相加，全加是三个1位二进制数相加。

3-3 编码器与译码器的工作特点

编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。

3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题

中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。

3-5 什么是竞争-冒险产生竞争-冒险的原因是什么如何消除竞争-冒险

在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。

习题

3-1试分析图所示各组合逻辑电路的逻辑功能。

解： (a)图 (1) 由逻辑图逐级写出表达式：)()(DCBAY

(2) 化简与变换：令 DCYBAY21

则 21YYY

(3)由表达式列出真值表，见表。输入中间变量中间变量输出

A B C D Y1 Y2 Y

0 0 0 0

0 0 0 1

康华光《电子技术基础-数字部分》(第5版)笔记和课后习题(含考研真题)详解-组合逻辑电路【圣才出品】

1/77十万种考研考证电子书、题库视频学习平台圣才电子书

第4章组合逻辑电路

4.1复习笔记

数字电路分成两大类，一类称为组合逻辑电路，另一类称为时序逻辑电路。

组合逻辑电路的工作特点：

任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。

组合逻辑电路的一般框图如图4-1所示，其输出与输入之间的逻辑关系可用逻辑函数来

描述，即

12(,,,)=

inLfAAA(其中，i＝1,2…,m)

式中，

12,,,

nAAA为输入变量。

图4-1组合逻辑电路的一般框图

组合逻辑电路的电路特点：

①输出、输入之间没有反馈延时通路；

②电路中不含有记忆功能的元件。

一、组合逻辑电路的分析

分析组合逻辑电路的目的是确定其逻辑功能。分析的步骤大致如下：

（1）根据逻辑电路，从输入到输出，写出各级逻辑函数表达式，直到写出最后输出端

与输入信号的逻辑函数表达式；

（2）将各逻辑函数表达式化简和变换，以得到最简单的表达式；

（3）根据简化后的逻辑表达式列出真值表；

2/77十万种考研考证电子书、题库视频学习平台圣才电子书

（4）根据真值表和简化后的逻辑表达式对逻辑电路进行分析，最后确定其功能。

二、组合逻辑电路的设计

组合逻辑电路的设计与分析过程相反，通常要求电路简单，所用器件的种类和每种器件

的数目尽可能少。电路的实现可以采用小规模集成门电路、中规模组合逻辑器件或者可编程

逻辑器件。

组合逻辑电路的设计步骤大致如下：

（1）明确实际问题的逻辑功能，并确定输入、输出变量数及表示符号；

（2）根据对电路逻辑功能的要求，列出真值表；

（3）由真值表写出逻辑表达式；

（4）简化和变换逻辑表达式，从而画出逻辑图。

三、组合逻辑电路中的竞争冒险

1．产生竞争冒险的原因

由于逻辑门的延迟时间对电路产生影响，使得当一个逻辑门的两个输入端的信号同时向

相反方向变化时，其变化的时间产生差异的现象，称为竞争。由于竞争而可能产生输出干扰

数字电子技术基础题库及答案

试题库及答案

试卷一

一．基本概念题

（一）填空题（共19分，每空1分）

1．按逻辑功能的不同特点，数字电路可分为和

两大类。

2．在逻辑电路中，三极管通常工作在和状态。

3．（406）10=（）8421BCD

4．一位数值比较器的逻辑功能是对输入的数据进行比较，它有、、三个输出端。

5．TTL集成JK触发器正常工作时，其dR和dS端应接电平。

6．单稳态触发器有两个工作状态和，其中

是暂时的。

7．一般ADC的转换过程由、、和

4个步骤来完成。

8．存储器的存储容量是指。某一存储器的地址线为A14～A0 ，数据线为D3～D0 ，其存储容量是。

（二）判断题（共16分，每题2分）

1．TTL或非门多余输入端可以接高电平。（）

2．寄存器属于组合逻辑电路。（）

3．555定时器可以构成多谐振荡器、单稳态触发器、施密特触发器。（）

4．石英晶体振荡器的振荡频率取决于石英晶体的固有频率。（）

5．PLA的与阵列和或阵列均可编程。（）

6．八路数据分配器的地址输入（选择控制）端有8个。（）

7．关门电平UOFF是允许的最大输入高电平。（）

8．最常见的单片集成DAC属于倒T型电阻网络DAC。（）

（三）选择题（共16分，每题2分）

组合逻辑电路习题解答 2

33 自我检测题

1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。

2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为竞争冒险。

3．8线—3线优先编码器74LS148的优先编码顺序是7I、6I、5I、…、0I，输出为2Y1Y0Y。输入输出均为低电平有效。当输入7I6I5I…0I为时，输出2Y1Y0Y为 010 。

4．3线—8线译码器74HC138处于译码状态时，当输入A2A1A0=001时，输出07Y~Y= 。

5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。

6．根据需要选择一路信号送到公共数据线上的电路叫数据选择器。

7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A、B表示，输出信号为比较结果：Y(A＞B) 、Y(A＝B)和Y(A＜B)，则Y(A＞B)的逻辑表达式为BA。

8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。

9．多位加法器采用超前进位的目的是简化电路结构 × 。（√，× ）

10．组合逻辑电路中的冒险是由于引起的。

A．电路未达到最简 B．电路有多个输出

C．电路中的时延 D．逻辑门类型不同

11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的

A．在输出级加正取样脉冲 B．在输入级加正取样脉冲

C．在输出级加负取样脉冲 D．在输入级加负取样脉冲

12．当二输入与非门输入为变化时，输出可能有竞争冒险。

34 A．01→10 B．00→10 C．10→11 D．11→01

13．译码器74HC138的使能端321EEE取值为时，处于允许译码状态。

A．011 B．100 C．101 D．010

组合逻辑电路习题解答 3

自我检测题

1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。

2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为竞争冒险。

3．8线—3线优先编码器74LS148的优先编码顺序是7I、6I、5I、…、0I，输出为2Y1Y0Y。输入输出均为低电平有效。当输入7I6I5I…0I为11010101时，输出2Y1Y0Y为

010 。

4．3线—8线译码器74HC138处于译码状态时，当输入A2A1A0=001时，输出07Y~Y=

11111101 。

5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。

6．根据需要选择一路信号送到公共数据线上的电路叫数据选择器。

7．一位数值比拟器，输入信号为两个要比拟的一位二进制数，用A、B表示，输出信号为比拟结果：Y(A＞B) 、Y(A＝B)和Y(A＜B)，那么Y(A＞B)的逻辑表达式为BA。

8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。

9．多位加法器采用超前进位的目的是简化电路结构 × 。〔√，× 〕

10．组合逻辑电路中的冒险是由于引起的。

A．电路未到达最简 B．电路有多个输出

C．电路中的时延

D．逻辑门类型不同

11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？

A．在输出级加正取样脉冲 B．在输入级加正取样脉冲

C．在输出级加负取样脉冲 D．在输入级加负取样脉冲

12．当二输入与非门输入为变化时，输出可能有竞争冒险。

A．01→10 B．00→10 C．10→11

D．11→01

13．译码器74HC138的使能端321EEE取值为时，处于允许译码状态。

竞争与冒险的专业解释

竞争与冒险是数字电路中存在的一种现象。由于元器件质量和设备工艺已达到相当高的水平，因而数字电路的故障往往是竞争与冒险引起的，所以要研究它们。在一个复杂的数字电路的设计阶段，就完全预料电路中的竞争与冒险是困难的，有一些要通过实验来检查。下面将说明组合数字电路中竞争与冒险的基本概念和确定消除它的一些基本方法。

竞争：在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后，这种现象称为竞争。

冒险：由于竞争而引起电路输出发生瞬间错误现象称为冒险。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。

竞争与冒险的关系：有竞争不一定会产生冒险，但有冒险就一定有竞争。

在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。

产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。

解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。

当组合逻辑电路存在冒险现象时，可以采取修改逻辑设计，增加选通电路，增加输出滤波等多种方法来消除冒险现象。

当一个门的输入有两个或两个以上的变量发生改变时，由于这些变量是经过不同路径产生的，使得它们状态改变的时刻有先有后，这种时差引起的现象称为竞争（Race）。竞争的结果若导致冒险或险象（Hazard）发生（例如毛刺），并造成错误的后果，那么就称这种竞争为临界竞争。若竞争的结果没有导致冒险发生，或虽有冒险发生，但不影响系统的工作，那么就称这种竞争为非临界竞争。

组合逻辑电路的险象仅在信号状态改变的时刻出现毛刺，这种冒险是过渡性的，它不会使稳态值偏离正常值，但在时序电路中，冒险是本质的，可导致电路的输出值永远偏离正常值或者发生振荡。

组合逻辑电路的冒险是过渡性冒险，从冒险的波形上，可分为静态冒险和动态冒险。

输入信号变化前后，输出的稳态值是一样的，但在输入信号变化时，输出信号产生了毛刺，这种冒险是静态冒险。若输出的稳态值为0，出现了正的尖脉冲毛刺，称为静态0险象。若输出稳态值为1，出现了负的尖脉冲毛刺，则称为静态1冒险。

组合逻辑电路习题解答 4

文档来源为:从网络收集整理.word版本可编辑.欢迎下载支持.

1文档来源为:从网络收集整理.word版本可编辑.欢迎下载支持. 复习思考题

3-1 组合逻辑电路的特点？

从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。

3-2 什么是半加？什么是全加？区别是什么？

若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。两个同位的加数和来自低位的进位三者相加，称为全加。半加是两个1位二进制数相加，全加是三个1位二进制数相加。

3-3 编码器与译码器的工作特点？

编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。

3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题？

中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。

3-5 什么是竞争-冒险？产生竞争-冒险的原因是什么？如何消除竞争-冒险？

在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。

习题

3-1试分析图3.55所示各组合逻辑电路的逻辑功能。

解： (a)图 (1) 由逻辑图逐级写出表达式：)()(DCBAY

(2) 化简与变换：

令 DCYBAY21

则 21YYY

(3)由表达式列出真值表，见表3.1。