Michael quirk_半导体制造技术-第17章_离子注入
by Michael Quirk and Julian Serda
© 2001 by Prentice Hall
Objectives
After studying the material in this chapter, you will be able to:
1. Explain the purpose and applications for doping in wafer fabrication. 2. Discuss the principles and process of dopant diffusion. 3. Provide an overview of ion implantation, including its advantages and disadvantages. 4. Discuss the importance of dose and range in ion implant. 5. List and describe the five major subsystems for an ion implanter.
Table 17.1
© 2001 by Prend Regions
p-channel Transistor
M
p–
N
p+
O K
p–
n-channel Transistor
n+ n–
L
p+
LI oxide
I
n–
J
n+ STI
n+
STI
p+ n-well
Diffused region N p+ Silicon substrate
Oxide
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Figure 17.3
© 2001 by Prentice Hall
Diffusion • Diffusion Principles
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
© 2001 by Prentice Hall
Typical Dopant Sources for Diffusion
Dopant
Arsenic (As) Phosphorus (P) Phosphorus (P) Boron (B) Boron (B) Boron (B) Antimony (Sb)
Completed wafer
Diffusion
Photo
Etch Photoresist mask
Test/Sort Anneal after implant
Implant Hard mask (oxide or nitride)
Used with permission from Lance Kinney, AMD
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
© 2001 by Prentice Hall
Dopant Diffusion in Silicon
Si Si Si Si Si Si Si Si Si Dopant Si Si Si Si Si
Semiconductor Manufacturing Technology
Michael Quirk & Julian Serda © October 2001 by Prentice Hall
Chapter 17
Doping Processes
Semiconductor Manufacturing Technology
– Three Steps
• Predeposition • Drive-in • Activation
– Dopant Movement – Solid Solubility – Lateral Diffusion
• Diffusion Process
– Wafer Cleaning – Dopant Sources
Si
Vacancy Si Si
a) Silicon lattice structure
b) Substitutional diffusion
Dopant in interstitial site
Si Si
Si
Si Si Si Displaced silicon atom in interstitial site
© 2001 by Prentice Hall
Common Dopant Processes in CMOS Fabrication
Process Step
A. p+ Silicon Substrate B. p Epitaxial Layer C. Retrograde n-Well D. Retrograde p-well E. p-Channel Punchthrough F. p-Channel Threshold Voltage (VT) Adjust G. p-Channel Punchthrough H. p-Channel VT Adjust I. n-Channel Lightly Doped Drain (LDD) J. n-Channel Source/Drain (S/D) K. p-Channel LDD L. p-Channel S/D M. Silicon N. Doped Polysilicon O. Doped SiO2
STI
n n+ n++
n+
p+
F
E B A
C
p– epitaxial layer
D
G
H
p-well
p p+ p++
p+ silicon substrate
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Figure 17.1
Figure 17.4
© 2001 by Prentice Hall
Solid Solubility Limits in Silicon at 1100°C
Dopant
Arsenic (As) Phosphorus (P) Boron (B) Antimony (Sb) Aluminum (Al)
-
Dopant
B B P B P P B B As As BF2 BF2 Si P or B P or B
Method
Diffusion Diffusion Ion Implant Ion Implant Ion Implant Ion Implant Ion Implant Ion Implant Ion Implant Ion Implant Ion Implant Ion Implant Ion Implant Ion Implant or Diffusion Ion Implant or Diffusion
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Figure 17.2
© 2001 by Prentice Hall
Doped Region in a Silicon Wafer
Dopant gas
Oxide
by Michael Quirk and Julian Serda
© 2001 by Prentice Hall
Common Dopants Used in Semiconductor Manufacturing
Acceptor Dopant Group IIIA (P-Type) Element Boron (B) Aluminum Gallium Indium Atomic Number 5 13 31 49 Donor Dopant Group VA (N-Type) Element Nitrogen Phosphorus (P) Arsenic (As) Antimony Atomic Number 7 15 33 51
Si Si Si
Si Si Si
Si Si Si
Si
Si
Si
c) Mechanical interstitial displacement
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
d) Interstitial diffusion
© 2001 by Prentice Hall
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Table 17.2
Ion Implant in Process Flow
Wafer fabrication (front-end) Wafer start Thin Films Unpatterned wafer Polish
6. Explain annealing and channeling in ion implantation. 7. Describe different applications of ion implantation.
Semiconductor Manufacturing Technology
© 2001 by Prentice Hall
Objectives
After studying the material in this chapter, you will be able to:
1. Explain the purpose and applications for doping in wafer fabrication. 2. Discuss the principles and process of dopant diffusion. 3. Provide an overview of ion implantation, including its advantages and disadvantages. 4. Discuss the importance of dose and range in ion implant. 5. List and describe the five major subsystems for an ion implanter.
Table 17.1
© 2001 by Prend Regions
p-channel Transistor
M
p–
N
p+
O K
p–
n-channel Transistor
n+ n–
L
p+
LI oxide
I
n–
J
n+ STI
n+
STI
p+ n-well
Diffused region N p+ Silicon substrate
Oxide
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Figure 17.3
© 2001 by Prentice Hall
Diffusion • Diffusion Principles
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
© 2001 by Prentice Hall
Typical Dopant Sources for Diffusion
Dopant
Arsenic (As) Phosphorus (P) Phosphorus (P) Boron (B) Boron (B) Boron (B) Antimony (Sb)
Completed wafer
Diffusion
Photo
Etch Photoresist mask
Test/Sort Anneal after implant
Implant Hard mask (oxide or nitride)
Used with permission from Lance Kinney, AMD
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
© 2001 by Prentice Hall
Dopant Diffusion in Silicon
Si Si Si Si Si Si Si Si Si Dopant Si Si Si Si Si
Semiconductor Manufacturing Technology
Michael Quirk & Julian Serda © October 2001 by Prentice Hall
Chapter 17
Doping Processes
Semiconductor Manufacturing Technology
– Three Steps
• Predeposition • Drive-in • Activation
– Dopant Movement – Solid Solubility – Lateral Diffusion
• Diffusion Process
– Wafer Cleaning – Dopant Sources
Si
Vacancy Si Si
a) Silicon lattice structure
b) Substitutional diffusion
Dopant in interstitial site
Si Si
Si
Si Si Si Displaced silicon atom in interstitial site
© 2001 by Prentice Hall
Common Dopant Processes in CMOS Fabrication
Process Step
A. p+ Silicon Substrate B. p Epitaxial Layer C. Retrograde n-Well D. Retrograde p-well E. p-Channel Punchthrough F. p-Channel Threshold Voltage (VT) Adjust G. p-Channel Punchthrough H. p-Channel VT Adjust I. n-Channel Lightly Doped Drain (LDD) J. n-Channel Source/Drain (S/D) K. p-Channel LDD L. p-Channel S/D M. Silicon N. Doped Polysilicon O. Doped SiO2
STI
n n+ n++
n+
p+
F
E B A
C
p– epitaxial layer
D
G
H
p-well
p p+ p++
p+ silicon substrate
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Figure 17.1
Figure 17.4
© 2001 by Prentice Hall
Solid Solubility Limits in Silicon at 1100°C
Dopant
Arsenic (As) Phosphorus (P) Boron (B) Antimony (Sb) Aluminum (Al)
-
Dopant
B B P B P P B B As As BF2 BF2 Si P or B P or B
Method
Diffusion Diffusion Ion Implant Ion Implant Ion Implant Ion Implant Ion Implant Ion Implant Ion Implant Ion Implant Ion Implant Ion Implant Ion Implant Ion Implant or Diffusion Ion Implant or Diffusion
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Figure 17.2
© 2001 by Prentice Hall
Doped Region in a Silicon Wafer
Dopant gas
Oxide
by Michael Quirk and Julian Serda
© 2001 by Prentice Hall
Common Dopants Used in Semiconductor Manufacturing
Acceptor Dopant Group IIIA (P-Type) Element Boron (B) Aluminum Gallium Indium Atomic Number 5 13 31 49 Donor Dopant Group VA (N-Type) Element Nitrogen Phosphorus (P) Arsenic (As) Antimony Atomic Number 7 15 33 51
Si Si Si
Si Si Si
Si Si Si
Si
Si
Si
c) Mechanical interstitial displacement
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
d) Interstitial diffusion
© 2001 by Prentice Hall
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Table 17.2
Ion Implant in Process Flow
Wafer fabrication (front-end) Wafer start Thin Films Unpatterned wafer Polish
6. Explain annealing and channeling in ion implantation. 7. Describe different applications of ion implantation.
Semiconductor Manufacturing Technology
合集下载
离子注入技术(Implant)
4、离子注入系统复杂昂贵。
3
离子注入的应用
半导体掺杂工艺： 大规模集成电路 固体材料表面改性： 抗腐蚀、硬度、耐磨、润滑 光波导: 光纤传感器 太阳能电池
离子注入机设备与发展
中束流 μA 350D
NV6200A
NV10-80
大束流 mA NV10-160 NV10-160SD NV10-180
离子注入过程：入射离子与半导体（靶）的原子核和 电子不断发生碰撞，其方向改变，能量减少，经过一 段曲折路径的运动后，因动能耗尽而停止在某处。 离子浓度呈高斯分布。
x
y
0
z
注入离子分布(高斯型)
RP：投影射程，射 程的平均值
2.3 退火工艺
• 注入离子会引起晶格损伤ห้องสมุดไป่ตู้一个高能离子可以 引起数千个晶格原子位移）。 • 离子注入后需要将注入离子激活。
基本结构：离子注入系统（传统）
离子源：用于离化杂质的容器。常用的杂质 源气体有 BF3、 AsH3 和 PH3 等。 质量分析器：不同离子具有不同的电荷质量 比，因而在分析器磁场中偏转的角度不同，由 此可分离出所需的杂质离子，且离子束很纯。 加速器：为高压静电场，用来对离子束加速。 该加速能量是决定离子注入深度的一个重要参 量（离子能量为100keV量级)。 中性束偏移器：利用偏移电极和偏移角度分 离中性原子。
4 总结
未来电子技术发展水平的瓶颈；
未来高精工艺的发展方向；
未来尖端技术如航空航天、军事等领域 所必须的基础。
Thank you!
各向同性
可以独立控制结深和浓 不能独立控制结深和 离子注入与扩散的比较 3 度 浓度
一 言 以 蔽 之 ： 可 控 性 好
离子注入的缺点
离子注入ppt课件
在硅中进行高能量氧离子注入，经高温处理后形 成SOI结构（silicon on insulator）
SOI结构SEM照片
36
4.5 离子注入设备
离子注入机主要由以下5个部分组成
1. 离子源 2. 引出电极（吸极）和离子分析器 3. 加速管 4. 扫描系统 5. 工艺室
37
离子注入系统
27
深埋层注入
高能（大于200KEV）离子注入，深埋层的作用： 控制CMOS的闩锁效应
28
倒掺杂阱注入
高能量离子注入使阱中较深处杂质浓度较大，倒 掺杂阱改进CMOS器件的抗闩锁能力。
29
穿通阻挡层注入
作用：防止亚微米及以下的短沟道器件源漏穿通， 保证源漏耐压。
30
阈值电压调整注入
RP
283
443 556 641 710 766 813 854 890
P
RP
253
486
730 891 1238 1497 1757 2019 2279
RP
119
212 298 380 456 528 595 659 719
As
RP
159
269 374 478 582 686 791 898 1005
分析磁体
41
3. 加速管
加速管用来加速正离子以获得更高的速度（即动 能）。
加速管
42
4. 扫描系统
用于使离子束沿 x、y 方向在一定面积内进行扫描。 束斑 中束流的束斑：1cm2 大束流的束斑：3cm2 扫描方式 固定硅片、移动束斑（中、小束流） 固定束斑、移动硅片（大束流） 扫描种类：静电扫描、机械扫描、混合扫描、平
1202
SOI结构SEM照片
36
4.5 离子注入设备
离子注入机主要由以下5个部分组成
1. 离子源 2. 引出电极（吸极）和离子分析器 3. 加速管 4. 扫描系统 5. 工艺室
37
离子注入系统
27
深埋层注入
高能（大于200KEV）离子注入，深埋层的作用： 控制CMOS的闩锁效应
28
倒掺杂阱注入
高能量离子注入使阱中较深处杂质浓度较大，倒 掺杂阱改进CMOS器件的抗闩锁能力。
29
穿通阻挡层注入
作用：防止亚微米及以下的短沟道器件源漏穿通， 保证源漏耐压。
30
阈值电压调整注入
RP
283
443 556 641 710 766 813 854 890
P
RP
253
486
730 891 1238 1497 1757 2019 2279
RP
119
212 298 380 456 528 595 659 719
As
RP
159
269 374 478 582 686 791 898 1005
分析磁体
41
3. 加速管
加速管用来加速正离子以获得更高的速度（即动 能）。
加速管
42
4. 扫描系统
用于使离子束沿 x、y 方向在一定面积内进行扫描。 束斑 中束流的束斑：1cm2 大束流的束斑：3cm2 扫描方式 固定硅片、移动束斑（中、小束流） 固定束斑、移动硅片（大束流） 扫描种类：静电扫描、机械扫描、混合扫描、平
1202
离子注入技术的介绍
离子注入技术的介绍离子注入技术就是将某种元素原子经过电离生成离子，并将离子放置在几十至几百千伏电压下使其进行加速，在获得较高的速度后射入事先放在真空靶室中的材料表面地一种离子束技术。
离子注入机是集成的电路制造前的工序中的关键设备，离子注入是对半导体表面进行掺杂的技术，其目的是为了改变半导体载流子浓度和导电类型。
离子注入机已广泛用于工业掺杂工艺，可以满足浅结、低温和精确控制等要求，其已成为集成电路的制造工艺中必不可少的关键装备。
本实验基于兰州大学核学院应用物理与辐射技术研究团队的低能强流离子注入机实验装置。
本论文的主要工作是学习和掌握离子注入机的工作原理及构造，并对注入机仪器进行调试。
本论文将重点介绍加速器的组成和其各个构件的原理，离子源的原理和种类，加速器在国内外的现状和发展，具体安装和调试过程，最后进行数据的记录和分析。
本工作利用电离氢气，获得H+，H 2+，H3+离子束，通过调节引出电压的大小控制各类离子束能，利用速度选择器进行分离和选择离子的种类，通过调节各聚焦电极实现不同离子束光路的最优化。
本工作得到了再离子能量为15KeV和17KeV时，H+，H2+，H3+的最大运行束流，以及相关的运行参数。
该调试结果将为今后实验装置的稳定运行提供参考。
通过本工作，使我学习了离子注入机的原理及应用，了解了离子注入机各个组成部件，学会了如何调试离子注入机。
关键字：离子注入机低能区强流1.1加速器的发展带电粒子加速器就是用人工方法借助不同形态的电场，能将不同种类带电粒子加速到更高能量的电磁装置，常称为粒子加速器，简称为加速器。
粒子加速器一开始是用作探索原子核的重要手段而发展起来的。
1919年，卢瑟福利用天然放射源开创了人类历史上第一个人工核反应，激发了人们用高能粒子束变革原子核地强烈愿望。
1930年，Earnest.O. Lawrence制作了历史上第一台回旋加速器1932年，J．D．考克饶夫特（John D. Cockroft）和E.T.瓦尔顿（Earnest T. S. Walton）在England的Cavendish实验室研究制造了700kV高压倍加速器用来加速质子，即Cockroft-Walton加速器，实现了历史上第一个由人工加速的粒子引发的Li（p，α）He核反应。
半导体工艺之离子注入
半导体离子注入工艺09电科A柯鹏程 0915221019离子注入法掺杂和扩散法掺杂对比来说，它的加工温度低、容易制作浅结、均匀的大面积注入杂质、易于自动化等优点。
当前，离子注入法已成为超大规模集成电路制造中不可缺少的掺杂工艺。
离子注入是一种将带点的且具有能量的粒子注入衬底硅的过程。
注入能量介于1eV到1MeV之间，注入深度平均可达10nm~10um。
相对扩散工艺，粒子注入的主要好处在于能更准确地控制杂质参杂、可重复性和较低的工艺温度。
1.离子注入原理:离子是原子或分子经过离子化后形成的，即等离子体，它带有一定量的电荷。
可通过电场对离子进行加速，利用磁场使其运动方向改变，这样就可以控制离子以一定的能量进入wafer内部达到掺杂的目的。
离子注入到wafer中后，会与硅原子碰撞而损失能量，能量耗尽离子就会停在wafer中某位置。
离子通过与硅原子的碰撞将能量传递给硅原子，使得硅原子成为新的入射粒子，新入射离子又会与其它硅原子碰撞，形成连锁反应。
杂质在wafer中移动会产生一条晶格受损路径，损伤情况取决于杂质离子的轻重，这使硅原子离开格点位置，形成点缺陷，甚至导致衬底由晶体结构变为非晶体结构。
2.离子射程离子射程就是注入时，离子进入wafer内部后，从表面到停止所经过的路程。
入射离子能量越高，射程就会越长。
投影射程是离子注入wafer内部的深度，它取决于离子的质量、能量，wafer的质量以及离子入射方向与晶向之间的关系。
有的离子射程远，有的射程近，而有的离子还会发生横向移动，综合所有的离子运动，就产生了投影偏差。
3.离子注入剂量注入剂量是单位面积wafer表面注入的离子数，可通过下面的公式计算得出 Q=It/enA ，式中，Q是剂量；I是束流，单位是安培；t是注入时间，单位是秒；e是电子电荷，1.6×10-19C；n是电荷数量；A是注入面积，单位是。
4.离子注入工艺（1）沟道效应入射离子与wafer之间有不同的相互作用方式，若离子能量够高，则多数被注入到wafer内部；反之，则大部分离子被反射而远离wafer。
离子注入(PDF课件)
2010-5 -12 7
Z1 Z 2 M1 2 2 1 ( Z1 3 Z 2 3 ) 2 M1 M2
(eV • cm )
2
硅靶核阻止能量损失率
dE dR
2010-5 -12
n
196
Z 1Z 2 M1 2 2 1 (Z1 3 14 3 ) 2 M 1 28
(keV/ m)
可见，核阻挡本领与核阻止能量损失率均与能量E无关。 无关 。
公用工艺 1. 增强扩散 2. 损伤吸杂 3. 增速腐蚀 ( 利用损伤)
XAUT
2
主 要 内 容
5-1 1 离子注入系统（ 离子注入系统（5.5 ） 5-2 2 能量损失机构（ 能量损失机构（5.2 ） 核碰撞和电子碰撞 离子注入的特征量 5-3 3 离子在非晶靶、单晶靶和双层靶中的分布 * 离子在非晶靶中的分布 离子在单晶靶中的分布 离子在双层靶中的分布 注入损伤与退火特性（ 5.3 ～ 5.4） 5-4 4 注入损伤与退火特性（ 注入损伤 退火特性 5-5 5 离子注入工艺参数的计算与工艺设计* * 离子注入工艺参数的计算 离子注入工艺的设计 5-6 6 掺杂技术小结
— —— — 称为 称为核阻止能量损失率 核阻止能量损失率。 。
根据能量守恒定律和库仑引力的屏蔽作用得到 得到 核阻挡本领为： 核阻挡本领为：
S n S0 2 .8 10
15
假设入射离子的原子序数为 Z1 ，质量为M M1，能量为 能量为E； ； 1， 固体靶的原子密度为N N、原子序数为 原子序数为Z Z2、质量为M2； 入射离子进入靶内经过一个微小的位移段dR， ，该入射离 子和NdR个靶核碰撞而失去的能量为 个靶核碰撞而失去的能量为-dE|n dE|n，则 ，则平均每个 平均每个 靶原子对入射离子的核阻挡作用称为阻挡本领 S(E)：
Z1 Z 2 M1 2 2 1 ( Z1 3 Z 2 3 ) 2 M1 M2
(eV • cm )
2
硅靶核阻止能量损失率
dE dR
2010-5 -12
n
196
Z 1Z 2 M1 2 2 1 (Z1 3 14 3 ) 2 M 1 28
(keV/ m)
可见，核阻挡本领与核阻止能量损失率均与能量E无关。 无关 。
公用工艺 1. 增强扩散 2. 损伤吸杂 3. 增速腐蚀 ( 利用损伤)
XAUT
2
主 要 内 容
5-1 1 离子注入系统（ 离子注入系统（5.5 ） 5-2 2 能量损失机构（ 能量损失机构（5.2 ） 核碰撞和电子碰撞 离子注入的特征量 5-3 3 离子在非晶靶、单晶靶和双层靶中的分布 * 离子在非晶靶中的分布 离子在单晶靶中的分布 离子在双层靶中的分布 注入损伤与退火特性（ 5.3 ～ 5.4） 5-4 4 注入损伤与退火特性（ 注入损伤 退火特性 5-5 5 离子注入工艺参数的计算与工艺设计* * 离子注入工艺参数的计算 离子注入工艺的设计 5-6 6 掺杂技术小结
— —— — 称为 称为核阻止能量损失率 核阻止能量损失率。 。
根据能量守恒定律和库仑引力的屏蔽作用得到 得到 核阻挡本领为： 核阻挡本领为：
S n S0 2 .8 10
15
假设入射离子的原子序数为 Z1 ，质量为M M1，能量为 能量为E； ； 1， 固体靶的原子密度为N N、原子序数为 原子序数为Z Z2、质量为M2； 入射离子进入靶内经过一个微小的位移段dR， ，该入射离 子和NdR个靶核碰撞而失去的能量为 个靶核碰撞而失去的能量为-dE|n dE|n，则 ，则平均每个 平均每个 靶原子对入射离子的核阻挡作用称为阻挡本领 S(E)：
离子注入最详细的
E > 50 KeV ，注入掺杂
离子束加工方式 1、掩模方式（投影方式） 2、聚焦方式（扫描方式，或聚焦离子束 (FIB) 方式） 掩模方式是对整个硅片进行均匀的地毯式注入，同时象 扩散工艺一样使用掩蔽膜来对选择性区域进行掺杂。扩散工 艺的掩蔽膜只能是 SiO2 膜 ，而离子注入的掩蔽膜可以是 SiO2 膜 ，也可以是光刻胶等其他薄膜。 掩模方式用于掺杂与刻蚀时的优点是生产效率高，设备 相对简单，控制容易，所以应用比较早，工艺比较成熟。缺 点是 需要制作掩蔽膜。
共晶合金 LMIS
通常用来对各种半导体进行离子注入掺杂的元素因为熔点 高或蒸汽压高而无法制成单体 LMIS 。
根据冶金学原理，由两种或多种金属组成的合金，其熔点 会大大低于组成这种合金的单体金属的熔点，从而可大大降低 合金中金属处于液态时的蒸汽压。
例如，金和硅的熔点分别为 1063 oC 和 1404 oC，它们在此 温度时的蒸汽压分别为 10-3 Torr 和 10-1 Torr。当以适当组分组 成合金时，其熔点降为 370 oC ，在此温度下，金和硅的蒸汽压 分别仅为 10-19 Torr 和 10-22 Torr。这就满足了 LMIS 的要求。
引 出 极
E3 E2
E1 是主高压，即离子束的 加速电压；E2 是针尖与引出极 之间的电压，用以调节针尖表
面上液态金属的形状，并将离
E1 子引出；E3 是加热器电源。
针尖的曲率半径为 ro = 1 ~ 5 m，改变 E2 可以调节针尖与 引出极之间的电场，使液态金属在针尖处形成一个圆锥，此圆 锥顶的曲率半径 仅有 10 nm 的数量级，这就是 LMIS 能产生小 束斑离子束的关键。
光阑
k
Fe
qE
qVf d
离子束加工方式 1、掩模方式（投影方式） 2、聚焦方式（扫描方式，或聚焦离子束 (FIB) 方式） 掩模方式是对整个硅片进行均匀的地毯式注入，同时象 扩散工艺一样使用掩蔽膜来对选择性区域进行掺杂。扩散工 艺的掩蔽膜只能是 SiO2 膜 ，而离子注入的掩蔽膜可以是 SiO2 膜 ，也可以是光刻胶等其他薄膜。 掩模方式用于掺杂与刻蚀时的优点是生产效率高，设备 相对简单，控制容易，所以应用比较早，工艺比较成熟。缺 点是 需要制作掩蔽膜。
共晶合金 LMIS
通常用来对各种半导体进行离子注入掺杂的元素因为熔点 高或蒸汽压高而无法制成单体 LMIS 。
根据冶金学原理，由两种或多种金属组成的合金，其熔点 会大大低于组成这种合金的单体金属的熔点，从而可大大降低 合金中金属处于液态时的蒸汽压。
例如，金和硅的熔点分别为 1063 oC 和 1404 oC，它们在此 温度时的蒸汽压分别为 10-3 Torr 和 10-1 Torr。当以适当组分组 成合金时，其熔点降为 370 oC ，在此温度下，金和硅的蒸汽压 分别仅为 10-19 Torr 和 10-22 Torr。这就满足了 LMIS 的要求。
引 出 极
E3 E2
E1 是主高压，即离子束的 加速电压；E2 是针尖与引出极 之间的电压，用以调节针尖表
面上液态金属的形状，并将离
E1 子引出；E3 是加热器电源。
针尖的曲率半径为 ro = 1 ~ 5 m，改变 E2 可以调节针尖与 引出极之间的电场，使液态金属在针尖处形成一个圆锥，此圆 锥顶的曲率半径 仅有 10 nm 的数量级，这就是 LMIS 能产生小 束斑离子束的关键。
光阑
k
Fe
qE
qVf d
化合物半导体的离子注入隔离技术
化合物半导体的离子注入隔离技术
化合物半导体的离子注入隔离技术是一种将高能量离子注入半导体中，形成局部电离区域，从而实现半导体器件元器件的隔离的技术。
它主要应
用于高集成度、高速、高频、高功率半导体器件制造过程中，为了避免元
器件之间的相互干扰和损坏等问题。
该技术的主要步骤包括：选择和设计离子注入条件和参数，确定注入
深度和剂量，进行离子注入和退火处理，形成局部电离区域。
在隔离过程中，通过离子注入技术，半导体材料的表面形成了电子缺陷和电子富集区域，从而在不影响器件特性的情况下，实现了器件的隔离。
化合物半导体的离子注入隔离技术比传统的PN结隔离技术具有更高
的隔离效果和更低的串扰噪声，但同时也要考虑到建立足够的电场强度来
实现器件隔离，以及对器件本质特性的影响。
因此，在实际应用中需要对
注入参数和实验条件进行优化和控制，以获得最佳的隔离效果。
离子注入技术(Implant)
离子注入技术可以用于改善材料 表面的耐磨、耐腐蚀、抗氧化等 性能，广泛应用于机械、化工、
能源等领域。
新能源
离子注入技术在太阳能电池、燃 料电池等新能源领域中也有广泛 应用，通过优化材料表面的性能， 提高新能源器件的效率和稳定性。
离子注入技术的发展历程
起源
离子注入技术最早起源于20世纪 50年代的美国贝尔实验室，最初 是为了解决半导体材料的掺杂问 题而发明的。
注入机的结构
注入机通常由离子束控制 装置、注入室、注入了材 料夹具等组成，以实现精 确控制和高效注入。
检测与控制系统
检测与控制系统的作用
检测与控制系统用于实时监测离子注入的过程和结果，同时对设备进行精确控制，确保 工艺参数的一致性和稳定性。
检测与控制系统的组成
检测与控制系统通常包括传感器、信号处理电路、控制电路和显示面板等组成，以实现 实时监测和控制。
离子注入技术(Implant)
• 离子注入技术概述 • 离子注入技术的基本原理 • 离子注入技术的主要设备 • 离子注入技术在半导体制造中的应
用 • 离子注入技术的挑战与未来发展
01
离子注入技术概述
定义与特点
定义
离子注入技术是一种将离子化的物质注入到固体材料表面的工艺，通过改变材 料表面的成分和结构，实现材料改性或制造出新材料的表面工程技术。
真空系统的组成
真空系统通常包括真空 室、机械泵、扩散泵、 分子泵等组成，以实现 高真空的获得和维持。
注入机
01
02
03
注入机的作用
注入机是离子注入技术的 关键设备之一，它能够将 离子束按照预设的参数注 入到材料表面。
注入方式
注入机通常采用定点注入、 扫描注入和均匀注入等方 式，以满足不同材料和工 艺的需求。
能源等领域。
新能源
离子注入技术在太阳能电池、燃 料电池等新能源领域中也有广泛 应用，通过优化材料表面的性能， 提高新能源器件的效率和稳定性。
离子注入技术的发展历程
起源
离子注入技术最早起源于20世纪 50年代的美国贝尔实验室，最初 是为了解决半导体材料的掺杂问 题而发明的。
注入机的结构
注入机通常由离子束控制 装置、注入室、注入了材 料夹具等组成，以实现精 确控制和高效注入。
检测与控制系统
检测与控制系统的作用
检测与控制系统用于实时监测离子注入的过程和结果，同时对设备进行精确控制，确保 工艺参数的一致性和稳定性。
检测与控制系统的组成
检测与控制系统通常包括传感器、信号处理电路、控制电路和显示面板等组成，以实现 实时监测和控制。
离子注入技术(Implant)
• 离子注入技术概述 • 离子注入技术的基本原理 • 离子注入技术的主要设备 • 离子注入技术在半导体制造中的应
用 • 离子注入技术的挑战与未来发展
01
离子注入技术概述
定义与特点
定义
离子注入技术是一种将离子化的物质注入到固体材料表面的工艺，通过改变材 料表面的成分和结构，实现材料改性或制造出新材料的表面工程技术。
真空系统的组成
真空系统通常包括真空 室、机械泵、扩散泵、 分子泵等组成，以实现 高真空的获得和维持。
注入机
01
02
03
注入机的作用
注入机是离子注入技术的 关键设备之一，它能够将 离子束按照预设的参数注 入到材料表面。
注入方式
注入机通常采用定点注入、 扫描注入和均匀注入等方 式，以满足不同材料和工 艺的需求。
离子注入
标准偏差需要修正 扩散系数明显增加
43
热退火过程中的扩散效应 热退火过程中的扩散效应
高斯分布的杂质在热退火过程中会使其分布展宽，偏 离注入时的分布，尤其是尾部，出现了较长的按指数 衰减的拖尾
44
快速热退火（ RTA） 快速热退火（ RTA） 传统热退火的缺点
不能完全消除缺陷，产生二次缺陷
28
解决办法
怎么解决？？？
29
阴影效应
离子束
掺杂区域
阴影区域
30
阴影效应消除
退火和扩散后
31
注入损伤过程 注入后发生了什么………
晶格损伤和无定型层
靶原子在碰撞过程中，获得能量，离开晶格位置，进 入间隙，形成间隙－空位缺陷对；
脱离晶格位置的靶原子与其它靶原子碰撞，也可使得 被碰靶原子脱离晶格位置。 缺陷的存在使得半导体中载流子的迁移率下降，少子 寿命缩短，影响器件性能。
非晶层的退火机理是与固相外延再生长过程相联系 在再生长过程中，Ⅴ族原子实际上与硅原子难以区分，它们在再 结晶的过程当中，作为替位原子被结合在晶格位置上。所以在相 对很低的温度下，杂质可被完全激活。
41
热退火过程中的扩散效应
热退火的温度与热扩散的温度相比，要低得多。
但是，对于注入区的杂质，即使在比较低的温度下
退火温度可以分为三个区域
• 500℃以下，电激活比例又随温度上升而增加 • 500～600℃范围内，出现逆退火特性
– 晶格损伤解离而释放出大量的间隙Si原子，这些间隙Si原 子与替位B原子接近时，可以相互换位，使得B原子进入晶 格间隙，激活率下降。
• 600℃以上，电激活比例又随温度上升而增加
39
核碰撞和电子碰撞
43
热退火过程中的扩散效应 热退火过程中的扩散效应
高斯分布的杂质在热退火过程中会使其分布展宽，偏 离注入时的分布，尤其是尾部，出现了较长的按指数 衰减的拖尾
44
快速热退火（ RTA） 快速热退火（ RTA） 传统热退火的缺点
不能完全消除缺陷，产生二次缺陷
28
解决办法
怎么解决？？？
29
阴影效应
离子束
掺杂区域
阴影区域
30
阴影效应消除
退火和扩散后
31
注入损伤过程 注入后发生了什么………
晶格损伤和无定型层
靶原子在碰撞过程中，获得能量，离开晶格位置，进 入间隙，形成间隙－空位缺陷对；
脱离晶格位置的靶原子与其它靶原子碰撞，也可使得 被碰靶原子脱离晶格位置。 缺陷的存在使得半导体中载流子的迁移率下降，少子 寿命缩短，影响器件性能。
非晶层的退火机理是与固相外延再生长过程相联系 在再生长过程中，Ⅴ族原子实际上与硅原子难以区分，它们在再 结晶的过程当中，作为替位原子被结合在晶格位置上。所以在相 对很低的温度下，杂质可被完全激活。
41
热退火过程中的扩散效应
热退火的温度与热扩散的温度相比，要低得多。
但是，对于注入区的杂质，即使在比较低的温度下
退火温度可以分为三个区域
• 500℃以下，电激活比例又随温度上升而增加 • 500～600℃范围内，出现逆退火特性
– 晶格损伤解离而释放出大量的间隙Si原子，这些间隙Si原 子与替位B原子接近时，可以相互换位，使得B原子进入晶 格间隙，激活率下降。
• 600℃以上，电激活比例又随温度上升而增加
39
核碰撞和电子碰撞
离子注入
离子注入的沟道效应
离子注入的通道效应
离子注入的沟道效应
解决沟道效应的方法 1.倾斜样品表面，晶体的主轴方向偏离注入方向，典型值为7°； 2.先重轰击晶格表面，形成无定型层； 3.表面长二氧化硅、氮化硅、氧化铝无定型薄层。 即使晶体某个晶向平行于离子注入方向,但注入离子进入晶 体前,在无定形的介质膜中多次碰撞后已经偏离了入射方向,偏 离了晶向。 在无定形靶运动的离子由于碰撞方向不断改变，因而也会有 部分离子进入沟道，但在沟道运动过程中又有可能脱离沟道， 故对注入离子峰值附近的分布并不会产生实质性的影响。
非晶层 退火方 的形成 式不同
简单晶格损伤
注入轻离子 在初始阶段，能量损失主 要是由电子阻止引起的，不产 生移位原子。注入离子能量损 失到到一定程度后，核阻止将 起主要作用，晶格损伤主要产 生于此。 注入重离子 对于重离子，主要是通过 核碰撞损失能量。
级联碰撞
级联碰撞 移位原子也称为反冲原子,与入射离子碰撞而发生移位 的原子,称为第一级反冲原子。与第一级反冲原子碰撞而移 位的原子,称为第二级反冲原子„,这种不断碰撞的现象称 单位体积内的移位原子数目 为“级联碰撞”。 接近半导体的原子密度时， 此区域称为非晶区域。 注入离子在硅衬底中产生的3类损伤 局部的非晶区域相 简单 退火方 1.在原来硅晶体中产生孤立的点缺陷或缺陷群； 晶格 互重叠形成非晶层 式相同 2.在晶体中形成局部的非晶区域； 损伤 3.由于注入离子的损伤的积累形成非晶层。
注入的离子纯度高 可以精确控制掺杂原子数目 温度低,小于400℃,掩蔽材料不需耐高温 离子注入深度随离子能量的增加而增加，掺杂深度 可控 非平衡过程，杂质含量不受固溶度限制 低温注入，避免高温扩散所引起的热缺陷 横向扩散效应比热扩散小得多 离子通过硅表面的薄膜注入，薄膜起到保护膜的作 用，防止污染。 化合物半导体在高温处理时可能发生变化，采用离 子注入可以对化合物半导体进行掺杂