专用集成电路设计基础ASIC2
ASIC相关资料
主流ASIC EDA研发商
• 开发商有Mentor Graphics、Cadence, Synopsys等。 • 其开发工具众多，按照功能主要分为设 计输入、综合、版图设计、静态时序分 析、动态时序分析、功耗估计、可测性 分析等。
数字集成系统设计与综合(2)
设计层次 系统级 算法级 寄存器级 门级 版图级 行为域 自然语言描述 自然语言综合(设计) 算法描述 算法综合(设计) 数据流图描述 逻辑综合(设计) 逻辑图描述 版图综合(设计) 几何图形描述 结构域
数字集成系统设计与综合(2)
设计层次 系统级 算法级 寄存器级 门级 版图级 行为域 自然语言描述 自然语言综合(设计) 算法描述 算法综合(设计) 数据流图描述 逻辑综合(设计) 逻辑图描述 版图综合(设计) 几何图形描述 结构域
典型IC设计流程
系统设计 算法设计 RTL设计 系统验证 算法验证 RTL验证 逻辑综合 向foundry提交网表 后仿真 Foundry进行版图设计 Foundry返回最终网表 foundry流片
典型IC设计流程
系统设计 算法设计 RTL设计 系统验证 算法验证 RTL验证 逻辑综合 向foundry提交网表 后仿真 Foundry进行版图设计 Foundry返回最终网表 foundry流片 后端流程
一个硅谷丛林的故事
阿凡提 筋斗云 二○○一年一二月二六 于美国硅谷
背景(1)
• 在二十世纪七十年代的末期，集成电路 的设计开始走向商业化。CAD软件出现。 • 七十年代末与八十年代初，EDA的领头 羊是Calma，Computer Vision与Applicon。 但是很快，从八十年代中开始，另外三 家公司Mentor Graphics，Daisy，Valid 占有了市场的最大份额。
工程类语音芯片ASIC设计
可靠性设计与分析
失效分析：对失效芯片进行物理和化学分析，找出失效原因
可靠性设计优化：针对失效分析结果，对芯片设计进行优化改进
可靠性指标：平均无故障时间、故障率等
可靠性测试：高温、低温、湿度、振动等环境试验
工程类语音芯片ASIC的应用案例分析
智能机器人：提供语音识别和合成功能，实现人机交互
智能车载：提供语音导航、电话拨打接听、音乐播放等功能
智能玩具：增强玩具的互动性和娱乐性，提高用户体验
语音芯片ASIC的发展趋势
集成度不断提高：随着工艺进步，更多的功能被集成到单一芯片上，提高了性能和降低了成本。
智能化趋势：语音芯片ASIC正朝着智能化方向发展，支持更复杂的语音处理算法，提高识别准确率和响应速度。
电源管理单元：用于提供稳定的电源，保证芯片的正常工作
硬件描述语言编程
VHDL和Verilog是常用的硬件描述语言
用于描述数字电路和系统的结构和行为
支持逻辑门、触发器等基本元素和组合逻辑、时序逻辑等复杂元素的描述
可通过仿真和综合工具进行验证和实现
硬件仿真与调试
仿真与调试流程：从RTL代码到综合、布局布线、烧录程序等步骤
软件优化：采用高效的编程语言和算法，提高运行速度和降低功耗
测试与验证：通过实际测试和验证，确保性能优化效果的有效性和可靠性
功耗优化技术与实践
功耗优化技术：采用低功耗设计、动态电压调整、时钟门控等技术降低芯片功耗
实践案例：分享实际项目中功耗优化的经验与成果
性能评估：对优化前后的芯片性能进行对比评估，确认优化效果
语音提醒：提醒周边行人或车辆保障安全，提升行车安全性
语音控制：通过语音指令实现车载设备的控制，提高驾驶安全性
EDA技术与ASIC设计ASIC的特点
1.3 EDA设计的目标和流程
EDA 技术的范畴应包括电子工程师进行产品开发的全过程。
EDA技术可粗略分为系统级、电路级和物理实现级三个层次的辅
助设计过程。EDA技术的范畴如图所示。
数字系统模块化设计 器件模型库系统仿真
数字电路设计
EDA工具
模拟电路设计
FPGA设计
ASIC版图设计
PCB设计
混合电路设计
结构设计是将用户给定的关于模拟集成电路性能的抽象描述 拓扑选择是根据功能单元的性能指标和工作环境，决定用何 尺寸优化是在获得电路结构的条件下，根据所需的电路性能
转化为一个用各种功能单元所构成的电路；
种具体的电路结构来实现该单元的功能；
指标和生产条件确定每个器件的“最佳”几何尺寸，提高合格率 ；
1.3 1.4 1.5
EDA设计的目标和流程 EDA技术与ASIC设计 硬件描述语言 EDA设计工具 EDA技术的发展趋势
1.6
1.7
1.1 EDA技术及其发展历程
EDA技术简介
EDA即电子设计自动化（Eomation），是随着集成电路和计算机技术飞速发
展应运而生的一种快速、有效、高级的电子设计自动
设计准备
设计输入
设计处理
设计验证
器件编程
1.3.3 数字集成电路的设计
数字集成电路的设计流程
首先是系统描述，在这个阶段中要对用户的需求，市场前景以 及互补产品进行充分的调研与分析；对设计模式和制造工艺的选
择进行认证；最终目标是用工程化语言将待设计IC的技术指标、
功能、外形尺寸、芯片面积、工作速度与功耗等描述出来。
1.2.1 EDA技术的基本特征
集成电路基础
第四节 集成电路的生产过程
一、集成电路制造过程 1、示意图： 设 计 掩模板 单晶 材料
芯片 制造
装 配
检 测
图2-1集成电路制造过程示意图
二、平面工艺技术框图
图象转移
生成 保护 膜
确定 工作 窗口
开设 窗口
渗入 杂质
图2-2
平面工艺基本框图
二、典型双极工艺制造过程 （以PN结隔离技术）
1. 双极NPN晶体管的截面图
二、集成电路的优点及主要性能
优点：体积小、能耗低、价廉、性能好。
集成度：每块集成电路芯片中包含的元器件数目 优值（功耗延迟积）：是指电路的延迟时间与功 耗相乘。
特征尺寸：通常是指集成电路中半导体器件的最 小尺度。
第二节 集成电路的分类
一、按结构分：
1、单片集成电路： 双极型： NPN PNP 速度快、驱动能力、 功耗大、 成度低 MOS型：PMOS、NMOS、CMOS能耗低、 输入阻抗、高抗干扰强、集成度高 BiMOS型：兼有二者优点，但工艺复杂
集成电路设计基础
BASIC IC DESIGN
本课程的主要内容及要求
一、本课程的教学目的 1、掌握有关集成电路设计和生产过程中的 基本概念； 2、对集成电路的设计、生产过程的基本知 识有一个比较系统、全面的了解和认识； 3、熟悉集成电路的设计方法及常用电路组 件的功能分析、设计和应用；
4、学习利用CAD工具PSPICE进行器件级 的模拟电路设计； 5、学习基于在系统可编程技术的系统 级的数字集成电路设计。 二、主要内容及要求 1、了解集成电路的生产过程，主要是芯 片加工工艺，结合一种典型的集成加工工艺 过程，对各种工序在整个工艺流程中的作用 和意义有全局性的认识，并掌握一些重要工 艺的概念和作用，安排在第二章集成电路制 造工艺中介绍。
MEMS加速度计传感器专用ASIC简介及设计
MEMS加速度计传感器专用ASIC简介及设计王浩（无锡华润上华科技有限公司设计服务中心，上海，200072）摘要：MEMS做为本世纪前沿技术，有着非常广阔的前景，越来越受到业界专注。
本文介绍了华润上华设计中心研发的3轴加速度计的原理及ASIC电路设计，该电路由前置放大器、增益失调调节电路、模数转换器、温度感应器及数字信号处理电路等组成。
本电路结构简单,精度高,功耗低，能很好地满足系统中惯性及加速度的测量。
关键词：微电机系统；加速度计；模数转换器；前置放大器；温度传感器；增益失调校准MEMS Accelerometer ASIC Introduction and DesignWANG Hao（Design service center,CSMC technologies Corporation,Shanghai200072,China）Abstract:As advanced technology of this century,MEMS has a very broad prospect and is increasingly focused by the industry.This paper introduces the principle and ASIC circuit design of the3-axis accelerometer developed by CSMC Design Center.The circuit consists of preamplifier,gain offset adjustment circuit,analog-to-digital converter, temperature sensor and digital signal processing circuit.The circuit has the advantages of simple structure,high pre-cision and low power consumption,and can well satisfy the measurement of inertia and acceleration in the system. Key words:MEMS;Accelerometer;ADC;PA;TS;GOC1概述传感器是工业4.0时代的重要角色，随着物联网在工业领域的应用推广，越来越多的设备需要采用传感器采集数据，进一步去挖掘数据的价值，通过数据分析提升设备效率，预测一些可能发生的事情，减少停机损失，让工厂更贴近市场需求。
FPGA、CPLD、ASIC、DSP、单片机的区别
1. FPGAFPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA 上进行测试，是现代IC设计验证的技术主流。
这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。
在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。
系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。
一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。
什么是FPGA?简单来说，FPGA就是“可反复编程的逻辑器件”。
FPGA取自Field Programmable Gate Array的首个字母，代表现场(Field)可编程(Programmable)逻辑阵列(Gate Array)。
由于在产品发售后您仍然可以对产品设计作出修改，因此我们可以顺利地对产品进行更新以及针对新的协议标准作出相应改进。
相对于对售后产品设计无法进行修改的ASIC和ASSP来说，这是FPGA特有的一个优势。
由于FPGA 可编程的灵活性以及近年来科技的快速发展，FPGA也正向高集成，高性能，低功耗，低价格的方向发展，并具备了与ASIC和ASSP 同等的性能，被广泛地使用在各行各业的电子及通信设备里。
FPGA与CPLD的区别尽管很多人听说过CPLD，但是关于CPLD与FPGA之间的区别，了解的人可能不是很多。
用于下一代汽车专用集成电路(ASIC)的嵌入式现场可编程逻辑门阵列(eFPGA)
对于最近研究过新车的任何人来说，很难不注意到汽车电子产品的发展是多么的迅速。
仅仅将三年前的汽车安全性技术与今天的技术进行对比，您就会发现摄像头数量已显著增加，以支持诸如全景可视、驾驶员注意力分散监测器、立体视觉摄像头、前向摄像头和多个后视摄像头等应用。
除了摄像头，系统功能也增强了，包括自动紧急制动、车道偏离警告、后方盲点检测和交通标志识别等。
这一趋势表明，汽车电子类产品在持续快速地创新，但这也给汽车原始设备制造商（OEM）带来了全新的挑战，包括：·当研发一辆新车的平均时间从48个月缩短至24个月左右（请参阅缩短研发生命周期和降低设计复杂性对汽车行业的影响），同时还要支持长达10年以上的生命周期时，如何快速开发新特性和安全性功能？·平台架构的确定都比车辆上市提前数年，如何预测所需的硬件和软件需求？·当汽车用户拿消费类电子产品来做比较时，如何提高汽车电子产品的性能和质量以满足用户的期望？专用集成电路（ASIC）解决方案为了去解决这些问题，汽车原始设备制造商需要重新考虑他们的系统架构，并在其设计中添加灵活性，进而能够在设计过程的后期进行更改，并增加不断开发的特性和功能。
这种重新设计的系统架构使原始设备制造商与其他竞争对手相比具有差异化，并为使用标准硬件器件无法解决的技术难题提供解决方案。
传统上，先进驾驶辅助系统（ADAS）架构器件的选择都依赖于现成的器件，这些器件的设计旨在支持特定的汽车安全功能和环境需求。
对于诸如防抱死制动系统（ABS）等非差异化功能，这种方法是非常适合的。
但是，如果您正在设计创新的安全功能，许多原始设备制造商选择构建自己的定制ASIC。
与任何现成的器件相比，定制ASIC提供了最低的总体成本和最高的性能：然而，ASIC会带来风险。
如果您没有确定所有必需的功能，那么您将无法进行更改，除非对ASIC进行成本高昂且耗费时日的重新设计。
尽管存在固有风险，但是一家创新型汽车公司特斯拉（Tesla）仍然认为ASIC 路线是他们提供先进安全性功能的最佳选择。
第8章 专用集成电路计算机辅助设计简介
① .cshrc文件设置。首先要在自己的.cshrc文件中设置
Cadence 软件所在的路径、所使用的licence文件等。 ② .cdsenv文件设置。.cdsenv文件中包含了Cadence软件的 一些初始设置。该文件是用Skill语言写成的，Cadence可直接 执行。
15
③ .cdsinit文件设置。与.cdsenv 一样, .cdsinit中也包含了 Cadence软件的一些初始化设置。该文件同样是用Skill语言写 成的。Cadence启动时，会首先自动调用这两个文件并执行其 中的语句。若仅为初学，可以不编写这两个文件，Cadence会 自动调用隐含的设置。若想更改设置，可参考一些模板文件进
第8章 专用集成电路计算机 辅助设计简介
8.1 概述 8.2 专用集成电路CAD工具简介
1
8.1 概
述
从1958年世界上出现第一块平面集成电路开始，微电子技
术在50年中以令人震惊的速度突飞猛进地发展。这其中离不开 集成电路计算机辅助设计(IC CAD)技术的进步。IC CAD的发
展史可简述如下：
第一代：20世纪70年代以Applicon、Calma、CV为代表的 版图编辑＋DRC。
视图类型schematic，再点击OK按钮。
② 用Add菜单中的Component命令调用analogLib中的单元， 输入PMOS和NMOS管以及电源和地，如图8-6 所示。 ③ 点击Check and Save命令保存。
23
图8-5 生成电路对话框
24
图8-6 生成电路
25
用同样的流程可生成inv的版图视图。利用Tools中的 library manager可以对库进行管理。 4) 文件格式的转化 Cadence有自己的内部数据格式，为了与其他EDA软件进 行数据交换，Cadence提供了内部数据与标准数据格式之间的
05第四讲ASIC的版图设计方法
2/38
一、全定制设计方法
Full-Custom Design Approach
以人工设计为主 计算机作为绘图与规则检查工具起辅助作用
– 元器件, 最佳尺寸（性能、驱动力、面积） – 拓扑结构, 要有最合理的布局（面积） – 连线, 要寻找到最短路径（延时）
全定制设计IC的特点
– 设计成本高（人工慢、上市时间长） – 制造成本低（面积小） – 性能好（连线短）
• 所有的库单元在入库时都必须进行严格的设计规 则检查和电连接性检查, 确保其万无一失的正确性 和可靠性。
2021/8/22
浙大微电子
33/38
库单元设计中需要注意的地方
1. 单元最上端布以贯穿整个单元的铝线, 作为电源线VDD, 单元最下端布以贯穿整个单元的铝线, 作为地线VSS, 这样在单元拼接时, 电源线和地线就以可以直接分别相连
2021/8/22
浙大微电子
31/38
库单元三种描述方式的意义
• 单元的逻辑符号用以建立逻辑图 • 单元的拓扑版图描述单元版图的外形尺寸、
输入/输出的位置 • 为使单元之间的连线都处于布线通道之内,
单元本身的I/O口必须处于单元的上下两排 • 单元的掩膜版图才是最终的有效制版信息 • 注意每种单元的三种描述之间名称要一一
– 在设计者力所能及的情况下( 时间与正确性的把握)
2021/8/22
浙大微电子
4/38
64路PDP显示扫描驱动芯片
洪慧博士生（2002.9-2007.9）
2021/8/22
浙大微电子
5/38
18 bit 音频 ADC 版图
马绍宇博士生（2003.9-2008.10）
2021/8/22
ASIC设计概述
电子、空穴 设计规则、 等传输方程 工艺要求
4、计算机描述语言：
由上表可见，对于不同的设计层次，都需要用计算机来 进行辅助设计。因此，需要有一套计算机能处理的语言来描 述设计结果和设计要求。 – Verilog HDL 和 VHDL硬件描述语言； – SPICE是一种用于电路分析的软件工具，它本身规定了一 套电路描述方法； – DEF/LEF及YAL都是专门用于布图设计的电路描述语言； – CIF是一种几何描述语言，它用来描述物理版图，该语言 是工业界的标准格式，它与另外的两种版图描述语言 GDS2、EDIF之间可以相互转换。
10 9 8 7 6 5 4 3 2 1 0 1997 1999 2001 2003 2006 2009
金属层数
金属层数
8、时钟频率
3000 2500
Clock(MHz)
2000 1500 1000 500 0 1997 1999 2001 2003 2006 2009 Clock
二、 IC发展方向与我国IC的发展情况
5、芯片面积
700
芯片面积（平方毫米）
600 500 400 300 200 100 0 1997 1999 2001 2003 2006 2009 芯片面积
6、电源电压
2.5 2
Vdd(v)
1.5 Vdd 1 0.5 0 1997 1999 2001 2003 2006 2009
7、金属布线层数
特征尺寸越来越小芯片尺寸越来越大一集成电路工艺的发展特点和规律片尺寸越来越大单片上的晶体管数越来越多时钟速度越来越快电源电压越来越低布线层数越来越多io引线越来越多年份1997199920012003200620092012最小线宽025018015013010007001mdram容量256m1g1g4g4g16g64g256g每片晶体管数112140762005201400m1发展规划代次的指标m芯片尺寸300440385430520620750平方毫米频率兆赫750120014001600200025003000金属化层层数6677778899最低供电电压1825151812151215091206090506v最大晶圆直径200300300300300450450mm22mooreslawandfutureicechnologies?moorelawmin