HBr反应离子刻蚀米硅深槽

反应等离子刻蚀及离子束设备及工艺

1 / 43

刻蚀的基本原理

IBE刻蚀原理及设备

RIE刻蚀原理及设备

ICP刻蚀原理及设备

工艺过程、检测及仪器

2 2 / 43

刻蚀的基本原理

刻蚀

用物理的、化学的或同时使用化学和物理的方

法，有选择地把没有被抗蚀剂掩蔽的那一部分

材料去除，从而得到和抗蚀剂完全一致的图形

3 3 / 43

刻蚀的基本原理

干法刻蚀过程示意

离子轰击

掩膜

衬底

4 4 / 43

刻蚀的基本原理

刻蚀种类:

① 干法刻蚀

利用等离子体将不要的材料去除（亚微米尺寸下刻蚀器件的最主要方法）

② 湿法刻蚀

利用腐蚀性液体将不要的材料去除

干法刻蚀工艺特点：

①好的侧壁剖面控制，即各向异性

②良好的刻蚀选择性; 合适的刻蚀速率；好的片内均匀性

③工艺稳定性好，适用于工业生产

5 5 / 43

刻蚀的基本原理

刻蚀参数

刻蚀速率习惯上把单位时间内去除材料的厚度定义为刻蚀速率

刻蚀前刻蚀后

刻蚀速率=

刻蚀速率由工艺和设备变量决定，如被刻蚀材料类型，刻蚀机的结构配

置，使用的刻蚀气体和工艺参数设置

6 6 / 43

刻蚀的基本原理

刻蚀参数

选择比同一刻蚀条件下，被刻蚀材料的刻蚀速率与另一种材料的刻

蚀速率的比。

均匀性衡量刻蚀工艺在整个晶片上，或整个一批，或批与批之间刻蚀能力

的参数

NU(%) = (Emax - Emin)/ 2Eave

7 7 / 43

刻蚀的基本原理

刻蚀剖面被刻蚀图形的侧壁形状

各向异性：刻蚀只在垂直于晶

片表面的方向进行各向同性：在所有方

向上以相同的刻蚀速

率进行刻蚀

8 8 / 43

IBE刻蚀原理及设备

离子束刻蚀（IBE)原理

• 离子束刻蚀是利用具有一定能量

的离子轰击材料表面，使材料原子发生溅射，从而达到刻蚀目的

把Ar、Kr或Xe之类惰性气体充

入离子源放电室并使其电离形成等离子体，然后由栅极将离子呈束状引出并加速，具有一定能量的离子束进入工作室，射向固体表面撞击固体表面原子，使材料原子发生溅射，达到刻蚀目的，属纯物理过程。

IGBT深槽刻蚀氮化硅硬掩膜制作工艺研究

袁寿财; 韩建强; 荣垂才; 武华; 李梦超; 王兴权

【期刊名称】《《赣南师范学院学报》》

【年(卷),期】2019(040)006

【总页数】4页(P58-61)

【关键词】低压化学气相淀积; 氮化硅; 硅槽; 刻蚀

【作者】袁寿财; 韩建强; 荣垂才; 武华; 李梦超; 王兴权

【作者单位】赣南师范大学物理与电子信息学院江西赣州341000; 中国计量大学信息与控制学院杭州310018

【正文语种】中文

【中图分类】TM46

功率半导体器件IGBT是电力电子系统进行能量控制和转换的基本电子元器件，电力电子技术的不断发展为功率半导体器件开拓了广泛的应用领域，而功率半导体器件的可控制特性决定了电力电子系统的效率、体积和重量，实践证明，功率半导体器件的发展是电力电子系统技术更新的关键[1-3].

绝缘栅双极晶体管(IGBT-Insulated Gated Bipolar Transistor)[4]集MOSFET的栅极电压控制特性和BJT的低导通电阻特性于一身，具有电压控制，输入阻抗大、驱动功率小，导通电阻小，开关损耗低及工作频率高等特点，并具有类似MOSFET的宽SOA特性，是近乎理想的大功率半导体开关器件，有着广阔的发展和应用前景，正因为如此，IGBT迅速从研究进入商用化，并广泛应用于中、大功率的电力电子系统中[5].

早期IGBT采用平面工艺制作[6-7]，随着器件和工艺技术的发展，也为了进一步提高IGBT单位芯片面积的电流容量，通过深入研究器件机理并对器件制作工艺进行改进和创新，采用深槽栅结构制作更大电流容量和更小功耗的IGBT器件.在槽栅器件结构中，深槽刻蚀工艺便成为器件制作环节的关键技术，而氮化硅硬掩膜自对准干法刻蚀深槽是目前较为流行的关键技术之一.本文针对这种深槽刻蚀环节中，通过优化氮化硅薄膜生长速率及膜厚进行应力匹配从而有效缓解硅-二氧化硅-氮化硅夹心结构的应力问题开展研究工作.

ICP硅深槽刻蚀技术研究

第２７卷第４期　２００９年ｌ２月　善　集　糍　遒　瓣未　

ＪＩＣＨＥＮＧＤＩＡＮＬＵ　ＴＯＮＧＸＵＮ　Ｖｏ１．２７　Ｎｏ．４　Ｄｅｃ．２０ｏ９　

ＩＣＰ硅深槽刻蚀技术研究　

黄　斌　郭群英　

（中国兵器工业第２１４研究所蚌埠２３３０４２）　

摘要介绍电感耦合等离子刻蚀（ＩＣＰ）技术的基本概念，并结合英国ＳＴＳ公司高密度反应离子　

刻蚀机的刻蚀机理及刻蚀过程，对硅深槽刻蚀技术进行分析和研究，总结出满足不同工艺要求的硅深槽　

刻蚀方案。　关键词ＩＣＰ　Ｂｏｓｃｈ技术速率均匀性ＳＯＩ　Ｆｏｏｔｉｎｇ效应　

１　引　言　

等离子刻蚀技术在半导体制造工艺中起着极　

其重要的作用，随着加工精度和对刻蚀形貌要求　

的不断提高，逐渐形成了等离子刻蚀（ＰＥ）、反应　

离子刻蚀（ＲＩＥ）、电子回旋共振刻蚀（ＥＣＲ）、电感　

耦合等离子体刻蚀（Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ，　

ＩＣＰ）等一系列先进的等离子刻蚀设备及工艺技　

术。ＩＣＰ是进入９０年代发展起来的一种新型等　

离子刻蚀技术，具有刻蚀速度快、选择比高、各向　

异性好的特性，已经广泛应用于体硅ＭＥＭＳ制造　

领域。本文主要研究适用于体硅和基于ＳＯＩ硅材　

料的高深宽比刻蚀的技术条件和方法。　

２　高深宽比硅深槽刻蚀技术　

２．１　ＩＣＰ设备结构　

图１为ＳＴＳ公司的高密度反应离子刻蚀机的　

基本结构图。刻蚀气体在真空腔室上方进入，其　

流量由质量流量计调节控制。系统分别有两路独　

立的射频功率源，一路连接到真空反应腔室外的　

电感线圈上，用于反应气体的电离。另一路连接　

到真空反应腔室内放置硅片样品的底部平台上，　

控制电离的离子能量，使其直达刻蚀硅片表面，从　

而达到高的刻蚀速率和各项异性刻蚀效果。这一　

技术的关键是采用了刻蚀与聚合物淀积分别进行　且快速切换的工艺过程。同时还采用了射频电源　

相控技术使离子源电源和偏压电源的相位同步以　

确保离子密度达到最高时偏压也达到最高，使高　

密度反应离子刻蚀的优势得到充分发挥。　

硅的干法刻蚀简介

基础知识　HOW TO MAKE A →着硅珊ＭＯＳ器件的出现，多晶硅渐渐成为先进器件材料的主力军。除了用作ＭＯＳ栅极之外多晶硅还广泛应用于ＤＲＡＭ的深沟槽电容极扳填充，闪存工艺中的位线和字线。这些工艺的实现都离不开硅的干法刻蚀技术其中还包括浅槽隔离的单晶硅刻蚀和金属硅化物的刻蚀。为了满足越来越苛刻的要求，业界趋向于采用较低的射频能量并能产生低压和高密度的等离子体来实现硅的干法刻蚀。感应耦合等离子刻蚀技术（ＩＣＰ）被广泛应用于硅及金属硅化物刻蚀，具有极大技术优势和前景。它比典型的电容耦合（ＣＣＰ）等离子刻蚀技术高出１０￣２０倍。此外，其对离子浓度和能量的独立控制扩大了刻蚀工艺窗口及性能。硅栅（Ｐｏｌｙ　Ｇａｔｅ）的干法刻蚀：随着晶体管尺寸的不断缩小对硅栅的刻蚀就越具有挑战性。这种挑战体现在对关键尺寸（ＣＤ）及其均匀性的控制，即对栅氧化层选择比的提高，对剖面轮廓的一致性控制以及减少等离子导致的损伤。因为受到光刻线宽的限制，为达到最后的ＣＤ　线宽要求往往需要先对光阻进行缩小处理，然后进一步往下刻蚀。ＢＡＲＣ打开后，再以光阻为阻挡层将ＴＥＯＳ　打开。　接着把剩余的光阻去除，再以ＴＥＯＳ作为阻挡层对硅栅进行刻蚀。为了保护栅极氧化层不被损伤，通常要把硅栅的刻蚀分成几个步骤：主刻蚀、着陆刻蚀和过刻蚀。主刻蚀通常有比较高的刻蚀率但对氧化硅的选择比较小。通过主刻蚀可基本决定硅栅的剖面硅的干法刻蚀简介应用材料中国，葛强轮廓和关键尺寸。着陆刻蚀通常对栅极氧化层有比较高的选择比以确保栅极氧化层不被损伤。一旦触及到栅极氧化层后就必须转成对氧化硅选择比更高的过刻蚀步骤以确保把残余的硅清除干净而不损伤到栅极氧化层。ＣＬ２，ＨＢｒ，ＨＣＬ是硅栅刻蚀的主要气体，ＣＬ２和硅反应生成挥发性的ＳｉＣｌ４而ＨＢｒ和硅反应生成的ＳｉＢｒ４　同样具有挥发性。通常会在这些主刻蚀气体中加入小流量的氧气，一方面是为了在侧壁生成氧化硅从而增加对侧壁的保护；另一方面也提高了对栅极氧化层的选择比。在标准的ＩＣＰ双耦合刻蚀腔体中，ＨＢｒ－Ｏ２的组合通常能达到大于１００：１的选择比。为了避免伤及栅极氧化层，任何带Ｆ基的气体如ＣＦ４，ＳＦ６，ＮＦ３都不能在过刻蚀的步骤中使用。浅沟槽（ＳＴＩ）的干法刻蚀：在０．２５ｕｍ和以下的技术节点中，浅沟槽隔离技术被广泛应用。　因为它在减小表面积的同时提供更加有效的隔离。作为沟槽硅刻蚀的阻挡层可以直接用光阻但更多是采用氮化硅作为硅刻蚀的阻挡层。先用光阻作为氮化硅刻蚀的阻挡层，然后用氧等离子体将剩余的光阻除去，最后以氮化硅为阻挡层完成浅沟槽的刻蚀。浅沟槽刻蚀的难点在于沟槽深度的匀度小于１００仯饩拖嗟庇谛∮？．２５％的均匀性。随着硅片尺寸的增加要达到这样的要求就必须严格控制氮化过刻蚀、ＢＴ刻蚀和浅槽刻蚀的均匀性，每一步都会对最后的结果产生影响。其次为了满足沟槽隔离氧化物的填充要求，剖面轮廓的控制也是非常重要的环节。因随为太垂直的轮廓不利于ＨＤＰＣＶＤ的沉积，所以通常会要求适当的倾斜度。另外随着工艺尺寸的缩小，要求达到更高的深宽比使得剖面轮廓控制和深度均匀性控制受到更大的挑战．。当然ＣＤ　的均匀性和剩余氮化硅的均匀性也是重要的技术指标。ＣＬ２和ＨＢｒ依然是浅沟槽的刻蚀的主要气体，再配合小流量的氧气和氮气来产生氮氧化硅形成侧壁钝化层从而达到理想的刻蚀剖面轮廓。氦气和氩气通常用作辅助稀释的作用。另外浅槽底部轮廓同样影响到氧化物的填充。采用ＣＬ２　做为主刻蚀的气体容易形成比较直的剖面轮廓和凸型的底部轮廓。采用ＨＢｒ　作为主刻蚀气体能得到比较斜的剖面轮廓和凹形的底部轮廓。在实际生产中经常会遇到硅刻蚀的反应物没有被及时的清洗从而导致产品被污染的现象。这是因为硅片完成刻蚀离开反应腔时，在硅片的表面还有大量的Ｃｌ　和Ｂｒ　残留。　它们具有较强的挥发性。当硅片暴露在空气中，空气中的水汽和ＣＬ、Ｂｒ形成ＨＣＬ和　ＨＢｒ。这些酸性物质会腐蚀和它们接触的表面形成一定程度的污染。为了防止这样的现象发生可以采用Ｏ２等离子清除表面的残留，或者利用腔体净化功能减少污染源。另外还应尽量减少硅片暴露在空气中的时间，尽快洗去表面污染物。随着关键尺寸的不断缩小和硅片尺寸的扩大。先进的３００ｍｍ　硅刻蚀工艺腔体的气体和温度多采用内圈和外圈独立的控制以满足苛刻的工艺要求。可变的腔体尺寸也是业界的方向之一。腔体内环境的控制和不同硅片的一致性控制也是生产中最常遇到的问题。

半导体刻蚀工艺简介

半导体刻蚀⼯艺简介

此保护膜可保护多晶硅的侧壁，进⽽形成⾮等向性刻蚀。使⽤Cl2等离⼦体对多晶硅的刻蚀速率

⽐使⽤F原⼦团慢很多，为兼顾刻蚀

速率与选择⽐，有⼈使⽤SF6⽓体中添加SiCl4或CHCl3。SF6的⽐例越⾼，刻蚀速率越快；⽽SiCl4或CHCl3的⽐例越⾼，

多晶硅/SiO2的刻蚀选择⽐越⾼，刻蚀越趋向⾮等向性刻蚀。除了Cl和F的⽓体外，溴化氢(HBr)

也是⼀种常

⽤的⽓体，因为在⼩于0.5µm的制程中，栅极氧化层的厚度将⼩于10nm，⽤HBr等离⼦体时多

晶硅/SiO2的刻蚀选择⽐⾼于以Cl为主的等离⼦体。4.⾦属的⼲法刻蚀⾦属刻蚀主要是互连线及多层⾦属布线的刻蚀，⾦属刻蚀

有以下⼏个要求：

⾼刻蚀速率(⼤于1000nm/min)；⾼选择⽐，对掩蔽层⼤于4:1，对层间介质⼤于20:1；⾼的刻蚀

均匀性；关键尺⼨控制好；⽆等

离⼦体损伤：残留污染物少；不会腐蚀⾦属。①铝的刻蚀。铝是半导体制备中最主要的导线材

料，具有电阻低、易于淀积和刻蚀等优点。铝刻蚀通常采⽤加⼊卤化物的氯基⽓体，最常⽤的

是BCl3。因为铝在常温下表⾯极易氧化⽣成氧化铝

，氧化铝阻碍了刻蚀的正常进⾏，⽽BCl3可将⾃然氧化层还原、保证刻蚀的进⾏，⽽且BCl3还

容易与氧⽓和⽔反应，可吸收反应腔内的⽔汽

和氧⽓，从⽽降低氧化铝的⽣成速率。1.4质量评价⼀、⼲法刻蚀的终点监测近⼏年发展起来的

⼲法刻蚀

⼯艺，为了提⾼刻蚀精度，深⼊研究刻蚀机理，实现刻蚀设备的⾃动化，需要解决⼯艺过程的

监控问题，特别是精确控制刻蚀终点。因为⼲法刻蚀的

选择性不如湿法，终点监控不当极易造成过腐蚀，甚⾄破坏下层图形。早期的监控⽅法是计时

法。假设被刻蚀材料的膜厚已知，先通过实验确定刻蚀

速率，然后在⼯艺过程中，由计时确定终点。但由于影响刻蚀速率的因素太多(如压⼒、温度、

流量、⽓体配⽐等)，刻蚀速率难于重复(如前所述

，对铝的等离⼦体刻蚀更是如此)，不能满⾜⼯艺要求。表1-1⼏种等离⼦体刻蚀终点检测⽅法

基于CMOS平台的硅光子关键器件与工艺研究

赵瑛璇;武爱民;甘甫烷

【摘要】面向互补金属氧化物半导体(CMOS)工艺兼容的硅基光互连体系,研制了包括光波导、光栅耦合器、刻蚀衍射光栅、偏振旋转分束器、光频梳以及3D互连新器件等的硅光子关键器件,并对相应器件的设计及工艺给出了最新的研究结果.基于以上关键硅光子器件进行了大规模光子集成,实现了片上集成的微波任意波形发生器,并集成了300多个光器件,包括高速调制、延迟线和热调等功能.面向数据通信研制了八通道偏振不敏感波分复用(WDM)接收器,解决了集成系统中的偏振敏感问题.

【期刊名称】《中兴通讯技术》

【年(卷),期】2018(024)004

【总页数】7页(P8-14)

【关键词】硅光子技术;硅基光互连;大规模光子集成

【作者】赵瑛璇;武爱民;甘甫烷

【作者单位】中国科学院上海微系统与信息技术研究所,上海 200050;中国科学院上海微系统与信息技术研究所,上海 200050;中国科学院上海微系统与信息技术研究所,上海 200050

【正文语种】中文

【中图分类】TN929.5

随着集成电路面临摩尔定律失效的风险，面向片上光互连的硅光子技术成为重要的关键平台性技术，能够解决集成电路持续发展所面临的速度、延时和功耗等问题。在未来5G通信中也有明确的用途，基站的数据前传和后传需求显著，低成本、大批量的高速光模块有望成为硅光子的重要产业出口。硅光子技术通过微电子和光电子技术的高度融合，在硅基衬底上实现各种有源和无源器件，并通过大规模集成工艺实现各种功能，文中我们将介绍基于互补金属氧化物半导体（CMOS）的硅基光器件的研究和工艺。

1 硅基关键器件与工艺研究

1.1 硅基光波导和制造工艺研究

与先进的超大规模集成电路工艺兼容是硅光子最本质的价值所在。经过半个世纪的发展，集成电路制造工艺水平突飞猛进，量产产品已达到10 nm技术节点。本研究小组与先进的大规模集成电路商用工艺生产线合作，基于0.13 μm CMOS技术，并且采用了248 nm光刻技术[1]，建立了一整套硅光子器件加工和集成的工艺。

刻蚀工艺——精选推荐

刻蚀⼯艺

硅⽚⼯艺程

集成电路⼯艺之Materials

IC Fab Metallization CMP Dielectric deposition Test

Wafers

刻蚀Thermal Processes Masks

Implant

Etch PR strip

Packaging

Photolithography Design

Final Test

刻蚀1、基本介绍 2、湿法刻蚀 3、⼲法刻蚀 4、刻蚀⼯艺

刻蚀的定义

基于光刻技术的腐蚀：刻蚀湿法称腐蚀？⼲法称刻蚀？将光刻胶上的IC设计图形转移到硅⽚表⾯腐蚀未被光刻胶覆盖的硅⽚

表⾯，实现最终的图形转移化学的，物的或者两者的结合

栅极光刻对准

栅极光刻掩膜

光刻胶多晶硅STI P-Well

USG

栅极光刻曝光Gate Mask

显影/后烘/检验Photoresist Polysilicon STI P-Well USG STI

PR Polysilicon USG P-Well

多晶硅刻蚀（1）Polysilicon

多晶硅刻蚀（2）Gate Oxide Polysilicon

PR STI P-Well USG STI

PR USG P-Well

去除光刻胶Gate Oxide Polysilicon

离⼦注⼊Gate Oxide Dopant Ions, As Polysilicon

+

STI P-Well

USG

STI

n+ P-Well

n+

USG Source/Drain

快速热退⽕Gate Oxide Polysilicon Gate

刻蚀术语Etch rate 刻蚀速 Selectivity选择⽐ Etch uniformity均匀性 Etch profile侧墙轮 Wet etch湿法刻蚀 Dry etch⼲法刻蚀 Endpoint 终

点检测STI

n+ P-Well

n+

USG Source/Drain

刻蚀速率刻蚀速是指单位时间内硅⽚表⾯被刻蚀的材去除d0

刻蚀速率

刻蚀后膜厚的变化刻蚀速 = 刻蚀时间 PE-TEOS PSG 膜,在 22 °C 6:1 BOE 中湿刻1分钟, 刻蚀前, d = 1.7 µm, 刻蚀后, d = 1.1µm 17000-11000 ----------------1

半导体蚀刻设备行业深度研究

1.刻蚀是集成电路制造关键环节，复杂工艺构筑行业壁垒

1.1.刻蚀是雕刻芯片的精准手术刀

集成电路（integratedcircuit）是采用多种工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，实现所需电路功能的微型结构。现代集成电路按功能划分，主要可以分为存储器，处理器，逻辑IC，模拟IC四大类。

完整的集成电路的制造过程通常分为前道晶圆制造（Front-End）与后道封装（BackEnd）两个部分。传统封装（后道）测试工艺可以大致分为背面减薄、晶圆切割、贴片、引线键合、模塑、电镀、切筋成型和终测等8个主要步骤。与前道晶圆制造相比，后道封装相对简单，对工艺环境、设备和材料的要求较低。前道晶圆制造的复杂程度要远超后道封装，主要涉及光刻，刻蚀，薄膜沉积，显影涂胶，清洗，掺杂氧化扩散，量测等工艺。其中刻蚀与光刻及薄膜沉积一起，并列为晶圆制造最重要的三大工艺之一。

集成电路的构造并非简单的平面图形，而是一层层构造叠加起的立体结构。其中，刻蚀作为核心工艺之一的作用，是通过物理及化学的方法，在晶圆表面的衬底及其他材料上，雕刻出集成电路所需的立体微观结构，将前道掩模上的图形转移到晶圆表面。在刻蚀新形成的结构上，可以进行2、SiN介质薄膜沉积或金属Al，Cu，W薄膜沉积，也可以进行多重曝光或下一刻蚀步骤，最终在各个层形成正确图形，并使得不同层级之间适当连通，形成完整的集成电路。刻蚀设备的重要性不断升高。这是由于光刻设备受到光源波长（DUV的193nm或EUV的13.5nm）的限制，分辨率有一定极限；当晶体管微缩到一定尺寸之后，单纯依靠光刻机的精确度推进工艺进步已经非常困难。刻蚀步骤的设备，工艺，核心零部件的行业壁垒很高。这主要是因为：（1）刻蚀作为图形转移的关键步骤，其所需要雕刻出的结构形态各异；（2）刻蚀步骤需要在不同的材质表面进行，其所涉及的工艺方法相差较大；（3）刻蚀作为主要步骤，占用了大量工艺时间和厂房空间，其生产效率和良率，对产线的效率影响很大；（4）刻蚀步骤需要射频源，气路，电极，冷热源，真空等多个子系统的精确流畅配合，这需要大量的工艺数据积累。

用于MEMS器件制造的深反应离子刻蚀设备

第１９卷第５期　２００６年１０月　传感技术学报　ＣＨＩＮＥＳＥ　ＪＯＵＲＮＡＬ　ＯＦ　ＳＥＮＳＯＲＳ　ＡＮＤ　ＡＣＴＵＡＴＯＲＳ　ＶＯ１．１９　ＮＯ．５　Ｏｃｔ．２００６　

Ｄｅｅｐ　Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ（ＤＲＩＥ）Ｄｅｖｉｃｅ　ｉｎ　ｔｈｅ　ＭＥＭＳ　Ｆａｂｒｉｃａｔｉｏｎｓ　

ＣＨＥＮ　Ｔｅ－ｃｈａｏ　，ⅢＱｉｎｇ—ｔｏｎｇ，ＧＯＮＧ　Ｊｉｅ—ｈｏｎｇ，ＺＨＡＮＧ　Ｄｏｎｇ—ｙａｎ，Ｗｆ　Ｂ０，ＬＩ　Ｊｉａｎ—ｚｈｉ　（Ｔｈｅ　４８ｔｈＲｅｓｅａｒｃｈ　Ｉｎｓｔｉｔｕｔｅ　ｏｆＣＥＴＣ，Ｃｈａｎｇｓｈａ　４１０１１１，Ｃｈｉｎａ）　Ａｂｓｔｒａｃｔ：Ｔｈｅ　ｄｅｅｐ　ｒｅａｃｔｉｖｅ　ｉｏｎ　ｅｔｃｈｉｎｇ　ｄｅｖｉｃｅ　ｉｓ　ｍａｉｎｌｙ　ａｐｐｌｉｅｄ　ｔｏ　ｅｔｃｈｉｎｇ　Ｓｉ　ｍａｔｅｒｉａｌｓ　ｉｎ　ｔｈｅ　ＭＥＭＳ　ｆａｂｒｉ—　ｃａｔｉｏｎｓ　ａｒｅａ．Ａ　ｄｅｖｉｃｅ　ａｄｏｐｔｅｄ　ＩＣＰ　ｔｅｃｈｎｏｌｏｇｙ　ａｎｄ　ｃａｎ　ｅｔｃｈｉｎｇ　Ｓｉ　ｍａｔｅｒｉａｌｓ　ｗｉｔｈ　ｔｈｅ　ｈｉｇｈ　ａｓｐｅｃｔ　ｒａｔｉｏ　ｄｅｅｐ　ｉｓ　ｉｎｔｒｏｄｕｃｅｄ．Ｔｈｅ　ａｓｐｅｃｔ　ｒａｔｉｏ　ｄｅｅｐ　ｉｓ　ｇｒｅａｔｅｒ　ｔｈａｎ　２５：１．Ｔｈｉｓ　ｐａｐｅｒ　ｅｍｐｈａｓｉｚｅｄ　ｔｏ　ｄｅｓｃｒｉｂｅｄ　ｔｈｅ　ｃｏｎｆｉｇｕ—　ｒａｔｉｏｎｓ　ｏｆ　ｔｈｅ　ｄｅｖｉｃｅ，ｍｅｔｈｏｄ　ｏｆ　ｄｅｓｉｇｎ　ａｎｄ　ｃｏｎｔｒｏ１．　Ｋｅｙ　ｗｏｒｄｓ：ＭＥＭＳ；ｄｅｅｐ　ｒｅａｃｔｉｖｅ　ｉｏｎ；ｅｔｃｈｉｎｇ；ｃｏｎｔｒｏｌ；ｄｅｖｉｃｅ　ＥＥＡＣＣ：２５６０Ｊ；２５７５　

用于ＭＥＭＳ器件制造的深反应离子刻蚀设备　

陈特超　，禹庆荣，龚杰洪，张冬艳，伍　波，李键志　（中国电子科技集团公司第四十八研究所，长沙４１０１１１）　摘　要：深反应离子刻蚀（ＤＲＩＥ）设备，主要应用于ＭＥＭＳ器件制造中ｓｉ材料的深槽刻蚀Ⅲ．介绍了一种用于硅材料的高深　宽比反应离子刻蚀设备，采用ＩＣＰ技术，刻蚀深宽比≥２５：１．着重阐述了该设备的结构组成、设计方法及控制方法．　关键词：微电子机械系统；深反应离子；刻蚀；控制；设备　中图分类号：ＴＮ４３　文献标识码：Ａ　文章编号：１００４—１６９９（２００６）０５—１４１５－０４　

基于ICP的硅高深宽比沟槽刻蚀技术

展明浩;宋同晶;皇华;王文婧;陈博

【摘要】This paper introduces the basic concepts of the inductively

coupled plasma （ICP） etching tech- nique. On the basis of the STS

multiplex ICP system etching machine, it describes the principle of the

etching ma- chine and the etching process. The silicon deep trench etching

technology is analyzed. An optimization scheme is presented for such

problems as footing effect, lag effect and sidewalls roughness. With lots of

experiments, we have obtained the etching conditions for etching high

aspect ratio silicon deep trench.%介绍了电感耦合等离子体（ICP）刻蚀技术的基本概念。结合英国STS公司的STSmultiplexICPsystem刻蚀机，介绍了刻蚀机原理及刻蚀过程。对硅深槽刻蚀技术进行了分析，对其中Footing效应、Lag效应和侧壁光滑问题提出了优化方案，最后在实验的基础上得出了能够刻蚀出高质量硅深沟槽的刻蚀参数。

【期刊名称】《电子科技》

【年(卷),期】2012(025)008

【总页数】3页(P77-79)

【关键词】ICP刻蚀;Footing效应;Lag效应;侧壁光滑度;高深宽比

【作者】展明浩;宋同晶;皇华;王文婧;陈博