一种控制硅深刻蚀损伤方法的研究
MicronanoelectronicFechnology/July～August2007 37 微纳电子技术 2007年第7/8期一种控制硅深刻蚀损伤方法的研究阮 勇1,叶双莉1,张大成2,任天令1,刘理天1(1.清华大学微电子所微/纳器件与系统实验室,北京 100084;2.北京大学微电子研究院,北京 100871)摘要:提出了提高硅深反应离子刻蚀的新方法。该方法在硅的侧壁PECVD淀积SiO2,硅的底部采用热氧化的方法形成SiO2。由于在刻蚀中硅与SiO2的刻蚀选择比为120∶1～125∶1,因此SiO2层可以抑制在硅2玻璃结构的刻蚀中出现的lag和footing效应,扫描电镜结果也证明,采用改进工艺后的硅结构在经过长时间的过刻蚀后仍然保持了完整性。硅陀螺测试结果也证明了改进工艺的正确性。关键词:微电子机械系统;硅2玻璃阳极键合;硅深刻蚀;刻蚀损伤中图分类号:TN405.983 文献标识码:A 文章编号:167124776(2007)07/0820037203StudyonMethodstoProtectSiliconMicrostructuresfromtheDamagesinDeepReactiveIonEtchingRUANYong1,YEShuang2li1,ZHANGDa2cheng2,RENTian2ling1,LIULi2tian1(1.Micro/NanoDevicesandSystemsDivision,InstituteofMicroelectronics,TsinghuaUniversity,Beijing100084,China;2.InstituteofMicroelectronics,PekingUniversity,Beijing100871,China)Abstract:Newmethodsforimprovingthequalityofthesilicondeepreactiveionetching(DRIE)procedurewereinvestigated.ItsuggestedthataPECVDoxidelayerwasdepositedatthesiliconsidewallandathermaloxidelayerwasformedatthesiliconbackside.DuetothesilicontoSiO2etchingselectivity(120∶1～125∶1),theseoxidelayerscouldprotectthesiliconmicrostructuresfromthedamagescausedbythelagandfootingeffectsusuallyoccurredinthebasicsilicon2on2glass(SOG)process.TheSEMresultconfirmsthatthesiliconstructurecanendurealongtimeoveretchandthestructuresurfacecanremainintactbythemodifiedprocesses.Thegyroscopede2vicetestresultsarealsoingoodagreementwithnewprocessmethods.Keywords:MEMS;silicon2glassanodicbonding;siliconDRIE;etchingdamage1 引 言在(MEMS)器件的制备中,硅反应离子刻蚀是一项重要的加工技术,特别在体硅与玻璃键合的MEMS结构上(SOG),硅反应离子深刻蚀更是被广泛使用。由于SOG结构MEMS器件使用的单晶硅材料没有残余应力,这一特性更加适用于如陀螺、加速度计等惯性器件的使用。而且高深宽比的硅结构(highaspectratiosilicon,HARS)能够使器件具有更高的灵敏度[123]。因此,很多类型的高密度等离子体刻蚀设备被不断开发出来。感应耦合等离子体刻蚀是一种应用较广的设备,其代表有英国STS公司的ASE○R工艺[426]。在高深宽比刻蚀中与刻蚀速率有关的包括刻蚀尺寸与面积、形貌、深宽比以及刻蚀工艺参数(刻蚀、钝化交替时间,线圈功率,偏压,气体压力,气体流速,收稿日期:2007204202© 1994-2008 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net微纳电子技术 2007年第7/8期 38 MicronanoelectronicFechnology/July～August2007气流方向,自动压控角等)。窄槽通常情况下会比宽槽的刻蚀速度慢,叫做lag效应。在SOG结构器件的硅/玻璃界面由于过刻蚀会造成横向钻蚀,这种效应叫footing/notching效应,由于footing/notching与lag效应的影响,在刻蚀过程中会造成硅结构的侧壁与底部的损伤。对于footing/notching与lag效应的特性以及消除受到越来越多的关注[728]。 研究人员针对这一现象,提出了许多改进方法,例如STS公司将13.56MHz的射频等离子发生源改为380Hz,在快完成刻蚀时,降低刻蚀速率和等离子体的密度,但是该方法需要调整硬件,并且切换射频源的时机不易掌握[6],MatsuuraT和KimCH等人[728]提出使用金属层放置在玻璃表面或硅结构底部,用以抑制刻蚀结构底部的电荷聚积,YoshidaY等人[9]使用indiumtinoxide(ITO)层代替金属层,效果与金属类似。这些方法会引入寄生电容,也会使玻璃上金属连线的布局较困难。本文提出了一种基于硅2玻璃键合结构控制硅刻蚀损伤的方法,实验结果证明,该方法可以较好地抑制footing/notching效应的影响[10212]。2 原理与方法图1(a)给出了SOG结构刻蚀时由于footing/图1 硅深刻蚀原理示意图notching效应,宽槽部分刻蚀完成后,窄槽部分仍然没有刻蚀穿通,但是对于整个结构又需要释放,那么宽槽部分过刻蚀就是必然的。过刻蚀会造成宽槽结构的侧壁与底部损坏。原因是由于刻蚀正离子在玻璃绝缘结构底部聚集,使得刻蚀离子的方向发生改变,损伤硅结构侧壁与底部。图1(b)是提出的一种硅2玻璃键合结构控制硅刻蚀损伤的方法,在硅正常深刻蚀后在硅结构侧壁加入SiO2作为刻蚀保护层(硅与SiO2的刻蚀选择比为120∶1～125∶1),在该步工艺中会出现由于Lag效应造成的宽窄槽刻蚀速率不同即深浅不同的情况,用RIE的方法去除硅底部氧化层,硅2玻璃键合后KOH湿法减薄硅结构,最后ICP刻蚀穿通硅结构完成结构释放。由于硅的侧壁和底部始终有氧化硅保护,因此可以抑制footing效应造成的影响。3 实验与讨论基本工艺的改进如图2所示,(a)热氧化30nmSiO2,LPCVD100nmSi3N4,光刻形成图案;(b)RIESi3N4,BHF湿法(V(DI)∶V(HF)=6∶1)过腐蚀SiO2;(c)去胶,KOH浅槽湿法腐蚀4±0.5μm,去K+;(d)热氧化300nmSiO2;(e)RIESi3N4层;(f)HF湿法去SiO2(V(DI)∶V(HF)=10∶1),台阶表面没有氧化层,硅底部仍然有氧化层;(g)表面注入重掺杂;(h)玻璃上溅射Ti/Pt/Au层,剥离形成金属电极;(i)硅/玻璃阳极键合,KOH减薄;(j)溅射60nm铝,光刻剥离形成图案,ICP刻蚀;(k)PECVD淀积表面和侧壁;(l)STS公司AOE○R刻蚀氧化层;DRIE刻蚀,RIE穿通释放结构。图2 工艺步骤© 1994-2008 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.netMicronanoelectronicFechnology/July～August2007 39 微纳电子技术 2007年第7/8期由于在硅结构侧壁和底部的氧化硅层的保护,硅与氧化硅的刻蚀选择比为120∶1～125∶1,lag效应和footing效应的影响可以避免,图3为工艺结果的扫描电镜照片,经过6min的过刻蚀,硅结构仍然完整。图3 工艺结果(经过6min过刻蚀)本方法应用于陀螺结构,如图4所示。标准工艺为没有SiO2层的测试结果,新体硅工艺是有SiO2层的测试结果。经测试可得具有SiO2层的方法确实可以提高器件性能。图4 陀螺性能对比测试结果4 结 论论文提出的方法经过实验验证,可得硅结构经过刻蚀后仍然完整。由于在刻蚀时硅与SiO2的选择比为1∶120～1∶125,而在刻蚀的硅结构侧壁和底部均有SiO2层,经过DRIE过刻蚀4～10min,硅结构仍然完整。而且SiO2层具有高介电常数,对于电容式MEMS器件具有提高器件电容值和线性灵敏度特性的功能,并且可以提高器件结构完整性和成品率。今后对于该方法在简化工艺步骤和调整工艺参数方面需要进一步研究。感谢北京大学微米/纳米微加工重点实验室李婷和王颖老师的讨论和帮助。参考文献:[1] LIZH,YANGZC,XIAOZX,etal.Abulkmicromachinedvibratorylateralgyroscopefabricatedwithwaferbondinganddeeptrenchetching[J].SensorsandActuators,2000,A83(123):24229.[2] SANGJUNP,JONGPALK,DONGHUNK,etal.AnewisolationmethodforsinglecrystalsiliconMEMSanditsappli2cationtoZ2axismicrogyroscope[C]//IEEEInternationalE2lectronDevicesMeeting(IEDM).US,2003,39:9692972.[3] ISHIHARAK,YUNGCF,AYδNAA,etal.Inertialsen2sortechnologyusingDRIEandwaferbondingwithintercon2nectingcapability[J].JMicroelectromechSyst,1999,8(4):4032408.[4] CRAIGIECJD,SHEEHANT,JOHNSONVN,etal.Poly2merthicknesseffectsonBoschetchprofiles[J].JVacSciTechnol,2002,B20(6):222922232.[5] ABRAHAMIC,WOODWORTHJR,RILEYME,etal.ElectricalandplasmapropertymeasurementsofadeepreactiveionetchingBoschProcess[J].JVacSciTechnol,2003,B21(3):111221119.[6] LARMERF,SCHILPA.Methodofanisotropicallyetchingsilicon:US,5501893[P].1996203226.[7] MATSUURAT,CHABLOZM,JIAOJ,etal.Amethodtoevadesiliconbacksidedamageindeepreactiveionetchingforanodicallybondedglass2siliconstructures[J].SensorsandAc2tuators,2001,A89(122):71275.[8] KIMCH,KIMYK.Preventionmethodofanotchingcausedbysurfacecharginginsiliconreactiveionetching[J].JMicro2mechMicroeng,2005,15:3582361.[9] YOSHIDAY,KUMAGAIM,TSUTSUMIK.Studyofsili2conbacksidedamageindeepreactiveionetchingforbondedsil2icon-glassstructures[J].MicrosystemTechnology,2003,9(1-2):1672170.[10] ZOUH.AnisotropicSideepbeametchingwithprofilecon2trolusingSF6/O2Plasma[J].MicrosystemTechnologies,2004,10(829):6032607.[11] MATSUURAT,CHABLOZM,JIAOJ,etal.Amethodtoevadesiliconbacksidedamageindeepreactiveionetchingforanodicallybondedglass2siliconstructures[J].SensorsandActuators,2001,A89(122):71275.[12] MCAULEYSA,ASHRAFH,ATBOL,etal.Siliconmi2cromachiningusingahigh2densityplasmasource[J].JApplPhys,2001,34(18):276922774.作者简介:阮 勇 (1976—),男,1998年毕业于西安电子科技大学计算机系,2000年北京大学微电子所硕博连续,研究方向为微电子机械系统(MEMS)器件及工艺,2006年清华大学微电子所博士后,主要研究方向为MEMS工艺、器件和MOCVD制备PZT薄膜材料及其在铁电、压电器件方面的应用,E2mail:ruanyong@tsinghua.edu.cn。© 1994-2008 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net
简述氧化硅刻蚀的几种工艺方法
简述氧化硅刻蚀的几种工艺方法
氧化硅刻蚀是一种广泛应用于半导体行业的工艺，能够有效地削减片上器件封装尺寸和深度，以及改善电性能。氧化硅刻蚀可以用来制造各种复杂的图形和深度，而且具有低成本、高效率和快速生产的优势，目前已经成为半导体封装行业不可或缺的技术之一。本文就氧化硅刻蚀的几种工艺方法进行简要介绍。
首先介绍的是湿式刻蚀法，湿式刻蚀是最常用的氧化硅刻蚀工艺，其原理是在硅衬底上浸渍碱性溶液，然后使用硅钝化剂将硅衬底表面钝化，再使用氧化硅溶液进行刻蚀，以形成所需的形状和深度。该工艺相对简单，易于操作，它可以得到比较精确的腔体深度，有利于芯片的封装，但也存在一定的缺陷，如在刻蚀过程中会产生一定的残留物，容易破坏芯片的电性能，而且刻蚀时间较长，生产效率低。
其次介绍的是干式刻蚀法，干式刻蚀是一种比较新的氧化硅刻蚀工艺，它是采用高温的等离子腔内刻蚀，利用等离子对硅衬底表面的钝化作用，然后使用氧化硅溶液进行刻蚀，以形成所需的形状和深度。干式刻蚀具有刻蚀时间短、成本低、不会产生残留物等优点，它可以有效地改善芯片的电性能，而且具有良好的重复性和可靠性，但也存在一定的缺陷，如刻蚀的精度较低，刻蚀深度不稳定，无法得到精确的腔体深度。
最后介绍的是真空刻蚀法，真空刻蚀是最新的氧化硅刻蚀工艺，它是在真空环境中，采用等离子体对硅衬底表面进行钝化，然后采用氧化硅溶液进行刻蚀，以形成所需的形状和深度。真空刻蚀具有刻蚀时间短、成本低、不会产生残留物等优点，它可以有效地改善芯片的电性能，而且具有良好的重复性和可靠性，但也存在一定的缺陷，如刻蚀的精度较低，刻蚀深度不稳定，无法得到精确的腔体深度。
总之，氧化硅刻蚀的几种工艺方法包括湿式刻蚀法、干式刻蚀法和真空刻蚀法，它们各有优缺点，在实际应用中，根据不同的需求，综合考虑各自的优缺点，选择最合适的刻蚀方法。
晶体硅太阳电池中的氮化硅的刻蚀方法及应用
晶体硅太阳电池中的氮化硅的刻蚀方法及应用
氮化硅是一种广泛应用于晶体硅太阳电池中的材料，常用于制备太阳电池的反射层和抗反射层。氮化硅可以通过湿法和干法两种方式进行刻蚀。
湿法刻蚀是使用一种含有氢氟酸的溶液与氮化硅表面发生反应，溶解掉部分氮化硅材料。湿法刻蚀的优点是刻蚀速度较快，可控性较好，且不会对硅基底材料造成损伤。但是湿法刻蚀需要处理腐蚀性溶液，操作相对危险，且对环境的影响较大。
干法刻蚀是在真空或气氛控制下，使用一种高能量的离子束轰击氮化硅表面，将表面的氮化硅物质剥离掉。干法刻蚀的优点是刻蚀过程中没有液体溶液的参与，操作相对安全，且对环境的影响较小。但干法刻蚀的缺点是刻蚀速度较慢，且需要较高的设备成本。
氮化硅的应用主要集中在晶体硅太阳电池中的反射层和抗反射层。在反射层中，氮化硅可以提供较高的反射率，使太阳能光线得到更好的反射，提高光电转换效率。在抗反射层中，氮化硅可以减少表面的光反射，提高光的吸收率，进一步提高光电转换效率。此外，氮化硅还可以用于制备其他太阳电池组件的材料，如背表面场层等。
多层高深宽比Si深台阶刻蚀方法
© 1994-2010 China Academic Journal Electronic Publishing House. All rights reserved. 2009年
12月 微纳电子技术第
46卷第
12期多层高深宽比
Si深台阶刻蚀方法
刘 鹏
,张大成
,李 婷
,罗 葵
,田大宇
,李 静
(北京大学微电子学研究院
,北京
100871)
摘要
:通过干法刻蚀
,在
Si衬底上制备出高深宽比的台阶结构是
MEMS加工的基础工艺之一。
多层台阶的刻蚀
,是一种重要的折线断面制备方法
,使实现结构更加复杂的器件成为可能。利用
LPCVD生长
1μ
m厚
SiO
2作为钝化层
,围绕多层台阶掩膜的制备方法和移除方法展开实验
,以
3层台阶为例
,开发出一套使用一块光刻版制造任意宽度的台阶掩膜的方法。该方法节约成本、
操作简便、重复性好
,为加工复杂的三维结构提供了一种新的手段。另外
,针对在深刻蚀过程中
残留的掩膜会破坏
Si台阶完整性的问题
,研究了刻蚀过程中
SiO
2掩膜的去除方法对台阶的表面
形貌造成的影响。通过实验发现
,采用干湿腐蚀结合的方法可以有效地去除台阶掩膜
,获得良好
的
Si深台阶结构。
关键词
:三维刻蚀
;反应离子刻蚀
;湿法刻蚀
;高深宽比
;聚合物
中图分类号
:TH
703;TN
3051
7 文献标识码
:A 文章编号
:
1671-4776(
2009)
12-0755-03
FabricationofHighAspectRatioMuti2
StepsonSibyDryEtching
LiuPeng,ZhangDacheng,LiTing,LuoKui,TianDayu,LiJing
(
InstituteofMicroelectronics,PekingUniversity,Beijing100871,China)
Abstract:DryetchingofhighaspectratioSistepsisabasictechniqueinMEMS.Manycompli2
盐酸刻蚀多孔硅负极
盐酸刻蚀多孔硅负极
多孔硅是一种具有高比表面积和孔隙结构的材料，常用于电化学储能器件中的负极材料。而盐酸则是一种常用的刻蚀剂，可以在实验室中用于刻蚀多孔硅材料。本文将探讨盐酸刻蚀多孔硅负极的原理、方法和影响因素。
一、盐酸刻蚀多孔硅负极的原理
在多孔硅制备过程中，硅表面会发生化学反应，使得硅材料被腐蚀形成具有孔隙结构的多孔硅。盐酸是一种强酸，可以与硅表面发生反应，使硅材料被刻蚀。在刻蚀过程中，盐酸与硅发生反应生成氢气和氯化硅，氢气通过释放出来，而氯化硅则在刻蚀过程中溶解。
二、盐酸刻蚀多孔硅负极的方法
盐酸刻蚀多孔硅负极的方法主要包括浸泡法和喷涂法。浸泡法是将多孔硅材料浸泡在盐酸溶液中，通过与盐酸发生反应实现刻蚀的过程。喷涂法则是将盐酸溶液喷涂到多孔硅材料表面，通过液体与硅材料接触形成刻蚀。
三、盐酸刻蚀多孔硅负极的影响因素
1. 盐酸浓度：盐酸浓度的变化会直接影响刻蚀速率。浓盐酸刻蚀速率较快，但也容易造成表面不均匀的刻蚀。
2. 刻蚀时间：刻蚀时间的长短决定了多孔硅负极的孔隙结构的形成程度。时间过短，孔隙结构不完整；时间过长，孔隙结构过深，会导致电化学性能下降。
3. 温度：温度对盐酸刻蚀多孔硅负极的影响较大。温度越高，刻蚀速率越快，但过高的温度会降低多孔硅材料的稳定性。
4. 多孔硅材料的性质：多孔硅材料的孔径和孔隙度也会影响刻蚀过程。孔径较小的多孔硅材料刻蚀速率较慢，而孔径较大的多孔硅材料刻蚀速率较快。
5. 搅拌方式：在浸泡法中，搅拌溶液可以提高刻蚀的均匀性，避免表面不均匀的刻蚀现象。
四、盐酸刻蚀多孔硅负极的应用
盐酸刻蚀多孔硅负极被广泛应用于电化学储能器件中。多孔硅负极材料具有高比表面积和孔隙结构，可以提供更多的活性表面，增加电化学反应的位点，从而提高储能器件的性能。此外，多孔硅负极还具有较好的电导性能和机械稳定性，可以有效地承受电化学反应的应力。
盐酸刻蚀多孔硅负极是一种常用的制备多孔硅材料的方法。通过控制盐酸浓度、刻蚀时间、温度以及多孔硅材料的性质等因素，可以得到具有理想孔隙结构的多孔硅负极材料。在电化学储能器件中，多孔硅负极材料具有很大的应用潜力，可以提高储能器件的性能和循环寿命。
ibe 刻蚀速率 刻蚀深度 工艺参数-概述说明以及解释
ibe 刻蚀速率 刻蚀深度 工艺参数-概述说明以及解释
1.引言
1.1 概述
概述部分概述了本文的主要内容和目的。本文主要介绍IBE（离子束刻蚀）技术中刻蚀速率和刻蚀深度的影响因素以及工艺参数对其的影响。IBE是一种常用的表面加工技术，其通过使用离子束对材料进行刻蚀，可以用于微纳加工、半导体制造等领域。
刻蚀速率是IBE过程中一个重要的性能指标，它表示单位时间内刻蚀所能达到的深度，影响着刻蚀效率和加工质量。本文将详细探讨刻蚀速率受离子束能量、角度、离子束流密度等因素的影响，并介绍相关实验方法和测量技术。
刻蚀深度的测量是判断刻蚀效果的重要手段，本文将介绍几种常用的刻蚀深度测量方法，如显微镜观察法、表面轮廓测量法等，并分析它们的优缺点以及适用范围。
此外，工艺参数作为IBE加工过程中的调控因素，对刻蚀速率和刻蚀深度有着重要的影响。文章将研究不同工艺参数（如离子束能量、离子束流密度、刻蚀时间等）对刻蚀效果的影响，并提出相应的优化建议，以提高IBE技术的加工效率和加工质量。
通过本文的研究和分析，我们可以更全面地了解IBE技术中刻蚀速率和刻蚀深度的关系以及工艺参数的影响，为实际应用和工艺优化提供参考。
文章结构部分的内容可以参考以下写法：
1.2 文章结构
本文主要分为引言、正文和结论三个部分。
引言部分主要概述了IBE刻蚀速率、刻蚀深度以及相关的工艺参数的研究背景和意义。
正文部分包括了四个小节。首先是IBE的介绍，介绍了IBE的基本原理和应用领域。接着是刻蚀速率的影响因素，主要阐述了影响刻蚀速率的各种因素，如气体成分、压力、功率等。然后是刻蚀深度的测量方法，详细介绍了几种常用的刻蚀深度测量方法以及其原理和应用。最后是工艺参数对刻蚀速率和刻蚀深度的影响，主要探讨了不同工艺参数对IBE刻蚀速率和刻蚀深度的影响规律。
结论部分对刻蚀速率和刻蚀深度的关系进行了总结，并提出了对工艺参数的优化建议，以提高IBE的刻蚀效率和精度。
塔基 硅处理
塔基 硅处理
硅处理是一种在半导体制造过程中对硅片进行表面处理的技术，主要用于去除表面的污染物、氧化层和金属杂质，以及改善硅片的晶体结构。硅处理是半导体制造工艺中的关键步骤之一，对于提高集成电路的性能和可靠性具有重要意义。
硅处理的主要方法有湿化学处理、气相沉积和物理轰击等。其中，湿化学处理是最常用的一种方法，主要包括酸碱清洗、氧化和氮化等过程。气相沉积方法主要包括化学气相沉积（CVD）和物理气相沉积（PVD），可以实现对硅片表面的精确控制。物理轰击方法主要包括离子注入和等离子体刻蚀等，可以实现对硅片表面的局部改性。
1. 湿化学处理
湿化学处理是硅处理中最常用的一种方法，主要包括酸碱清洗、氧化和氮化等过程。
（1）酸碱清洗：酸碱清洗是硅处理的第一步，主要用于去除硅片表面的有机物、颗粒和金属杂质。常用的酸碱溶液有硫酸、硝酸、氢氟酸和醋酸等。酸碱清洗的效果受到溶液浓度、温度和处理时间等因素的影响。为了提高清洗效果，通常需要对硅片进行多次清洗。
（2）氧化：氧化是将硅片表面的非晶态硅转化为氧化硅的过程，主要用于形成绝缘层和扩散阻挡层。氧化的方法有热氧化和湿氧氧化等。热氧化是在高温下将硅片暴露在氧气中，使硅与氧气发生反应生成氧化硅。湿氧氧化是在低温下将硅片浸泡在含有水的氧气中，使硅与水分子发生反应生成氧化硅。湿氧氧化具有设备简单、成本低和环境友好等优点，但氧化速度较慢，适用于对氧化要求不高的场合。
（3）氮化：氮化是将硅片表面的硅转化为氮化硅的过程，主要用于形成钝化层和应力缓冲层。氮化的方法有气体氮化和液体氮化等。气体氮化是在高温下将硅片暴露在氨气或氮气中，使硅与氮气发生反应生成氮化硅。液体氮化是在低温下将硅片浸泡在含有氨水的氮气中，使硅与氨水发生反应生成氮化硅。气体氮化具有速度快、厚度可控和设备简单等优点，但成本较高，适用于对氮化要求较高的场合。
2. 气相沉积
气相沉积是一种通过化学反应或物理过程在硅片表面形成薄膜的方法，主要包括化学气相沉积（CVD）和物理气相沉积（PVD）。
ICP刻蚀Si_PMMA选择比工艺研究
* ICP
刻蚀 Si / PMMA
选择比工艺研究
虎 将，
蔡长龙，
刘卫国，
巩燕龙
(
西安工业大学光电微系统研究所，
西安 710032)
摘 要:
为了将聚甲基丙烯酸甲酯( PMMA)
上的图案等比例的转移到硅基材料上，
对基于感应
耦合等离子体技术( Inductively Coupled Plasma，ICP)
的 Si
和 PMMA
的刻蚀速率进行了研究。
结合
英国牛津仪器公司的 ICP180
刻蚀系统，
以 SF
6 和 O
2 混合气体为反应气体，
研究了在其他参数相同
的情况下，
不同气体比例对两种材料刻蚀速率的影响，
得到刻蚀速率随气体比例变化的曲线，
并得
出了对于 Si
和 PMMA
刻蚀速率相同时的气体比例。
实验发现，
如果增加反应气体中 SF
6 的比重，
会加快 Si
的刻蚀速率而降低 PMMA
的刻蚀速率，
反之，
若降低 SF
6 的比重而增加 O
2 的比重，
则会
相应降低 Si
的刻蚀速率而增加 PMMA
的刻蚀速率。
据此，
通过调节反应气体的比例，
实现对 Si
和
PMMA
的同速率去除。
关键词:
等离子体刻蚀;Si / PMMA
选择比;
图层转移
DOI
编码:10． 3969 / j． issn． 1002 － 2279． 2014． 01． 003
中图分类号:O439;TN305． 7
文献标识码:A
文章编号:1002 － 2279(2014)01 － 0009 － 03
Technical Study on Selection Ｒatio of Si / PMMA Based on ICP Etching
HU Jiang，CAI Chang － long，LIU Wei － guo，GONG Yan － long
( Micro － Optic － Electronics Systems Laboratory，Xi’an Technological University，Xi’an 710032，China)
硅深刻蚀技术中钝化工艺的研究
科技创新与应用Ｉ ２０１３年第２１期 科技创新
硅深刻蚀技术中钝化工艺的研究
马睿 蔡长龙
（西安工业大学光电微系统研究所，陕西西安７１００３２）
摘要：穿透硅通孔技术是实现３Ｄ集成封装的关键技术之一，而交替复合深刻蚀技术是实现穿透硅通孔的重要方式。本文分别
采用ＣＦ４、Ｃ４Ｆ 和Ｏ 研究交替复合深刻蚀中的钝化工艺，用ｘ射线能谱测试仪分析了不同气体在硅表面产生的钝化薄膜，为硅
深刻蚀技术的实现奠定了基础。
关键词：穿透硅通：ｔＬ（ＴＳＶ）；交替复合深刻蚀；钝化工艺
１前言 目前，消费者对电子消费类产品的要求不断提高，不仅要功能性
多，存储量大，同时强调外形小巧，为满足这一要求，更多的生产厂家开
始研究３Ｄ集成封装技术。这种技术通过减薄的芯片，使之堆叠并互连
起来，最终实现一种紧凑的层状结构，大大减小了芯片的体积，并提高
数据在芯片上各个功能区之间的传输速度。由于当前的引线键合技术
受限于输入辟俞出端的数量和电学性能等因素，无法满足技术进一步发
展的需求，因此半导体制造业已经开始逐步转向使用穿透硅通孔技术
￣ｈｒｏｕｇ ｓｉｈｃｏｎ－ｖｉａ，ＴＳⅥ实现多芯片的整合。
用于３Ｄ集成封装技术的硅直通孔尺寸一般介于２０－５０￣ｍ之间，
通孔深度介于８０—１７０￣ｍ之间，先进的研究倾向于深宽比为５０：．１的
５１ｘｍ通孑Ｌ。在这种应用中对刻蚀工艺的要求十分精确，在刻蚀的均匀
性、分布控制等方面有严格要求。交替复合深刻蚀技术因其较高的刻蚀
各项异性、深宽比、侧壁陡直度等优势广泛应用于Ｓｉ深刻蚀技术中。
２交替复合深刻蚀技术
在对硅的刻蚀中常用Ｓ 气体作为等离子中的氟原子源，原子态
的氟对硅可进行各向同性的刻蚀，因此要得到一定深宽比的硅通孔需
要借助侧壁钝化的方法来实现。本文采用交替复合深刻蚀技术（ＴＭＤＥ），
它利用刻蚀、钝化交替进行的方法来进行刻蚀。首先通人ＳＦ 气体，会发
生一个短促的刻蚀过程，未被掩蔽层保护的硅会以接近各向同性的方
ICP硅深槽刻蚀技术研究
第２７卷第４期 ２００９年ｌ２月 善 集 糍 遒 瓣未
ＪＩＣＨＥＮＧＤＩＡＮＬＵ ＴＯＮＧＸＵＮ Ｖｏ１．２７ Ｎｏ．４ Ｄｅｃ．２０ｏ９
ＩＣＰ硅深槽刻蚀技术研究
黄 斌 郭群英
（中国兵器工业第２１４研究所蚌埠２３３０４２）
摘要介绍电感耦合等离子刻蚀（ＩＣＰ）技术的基本概念，并结合英国ＳＴＳ公司高密度反应离子
刻蚀机的刻蚀机理及刻蚀过程，对硅深槽刻蚀技术进行分析和研究，总结出满足不同工艺要求的硅深槽
刻蚀方案。 关键词ＩＣＰ Ｂｏｓｃｈ技术速率均匀性ＳＯＩ Ｆｏｏｔｉｎｇ效应
１ 引 言
等离子刻蚀技术在半导体制造工艺中起着极
其重要的作用，随着加工精度和对刻蚀形貌要求
的不断提高，逐渐形成了等离子刻蚀（ＰＥ）、反应
离子刻蚀（ＲＩＥ）、电子回旋共振刻蚀（ＥＣＲ）、电感
耦合等离子体刻蚀（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ，
ＩＣＰ）等一系列先进的等离子刻蚀设备及工艺技
术。ＩＣＰ是进入９０年代发展起来的一种新型等
离子刻蚀技术，具有刻蚀速度快、选择比高、各向
异性好的特性，已经广泛应用于体硅ＭＥＭＳ制造
领域。本文主要研究适用于体硅和基于ＳＯＩ硅材
料的高深宽比刻蚀的技术条件和方法。
２ 高深宽比硅深槽刻蚀技术
２．１ ＩＣＰ设备结构
图１为ＳＴＳ公司的高密度反应离子刻蚀机的
基本结构图。刻蚀气体在真空腔室上方进入，其
流量由质量流量计调节控制。系统分别有两路独
立的射频功率源，一路连接到真空反应腔室外的
电感线圈上，用于反应气体的电离。另一路连接
到真空反应腔室内放置硅片样品的底部平台上，
控制电离的离子能量，使其直达刻蚀硅片表面，从
而达到高的刻蚀速率和各项异性刻蚀效果。这一
技术的关键是采用了刻蚀与聚合物淀积分别进行 且快速切换的工艺过程。同时还采用了射频电源
相控技术使离子源电源和偏压电源的相位同步以
确保离子密度达到最高时偏压也达到最高，使高
密度反应离子刻蚀的优势得到充分发挥。
硅深刻蚀中掩蔽层材料的研究
第２８卷第４期 ２００８年０８月 西安工业大学学报 Ｊｏｕｒｎａｌ ｏｆ Ｘｉ’ａｎ Ｔｅｃｈｎｏｌｏｇｉｃａｌ Ｕｎｉｖｅｒｓｉｔｙ ＶｏＬ ２８ Ｎｏ．４ Ａｕｇ．２００８
文章编号： １６７３—９９６５（２００８）０４—３０７—０６
硅深刻蚀中掩蔽层材料的研究
蔡长龙，马睿，刘卫国
（西安工业大学光电微细统研究所，西安７１００３２）
摘要： 掩蔽层材料选择比低是硅高深宽比微结构实现的限制之一．为了获得高质量的掩蔽
层材料，利用感应耦合等离子体（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ，ＩＣＰ）刻蚀方法，选择ＳｉＯ２，
ＭｇＯ，Ａｌ作为掩蔽层材料，通过研究刻蚀过程中射频功率及气体流量对Ｓｉ０ ，ＭｇＯ，Ａｌ及Ｓｉ 刻蚀速率变化的影响，获得了ＳＦ 等离子体对Ｓｉ与ＳｉＯ２，Ｓｉ与ＭｇＯ，Ｓｉ与Ａ１的选择比．结果
表明：ＭｇＯ薄膜作为掩蔽层、射频功率为８００ Ｗ，气体流量为５Ｏ ｓｃｃｍ或８Ｏ ｓｃｃｍ是深刻蚀中
适宜的工艺参数． 关键词：ＩＣＰ刻蚀；掩蔽层材料；刻蚀速率；选择比
中图号： ＴＮ４０５ 文献标志码： Ａ
高深宽比微细结构（Ｈｉｇｈ Ａｓｐｅｃｔ Ｒａｔｉｏ Ｍｉ—
ｃｒｏｓｔｒｕｃｔｕｒｅｓ，ＨＡＲＭＳ）能显著改善微器件的驱动
力、使用频率范围、灵敏度和位移量等技术指标广
泛应用于微光机电系统、信息存储、光通讯、大功率 器件和极紫外及软Ｘ射线光刻等诸多领域［１ ］．感
应耦合等离子体（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ，
ＩＣＰ）￣Ｊ］蚀技术是Ｓｉ和常用半导体材料高深宽比结
构的重要实现方式之一．
在硅的高深宽比微细结构的工艺中，掩蔽层不
仅要求选择比高而且还要能严格控制刻蚀轮廓．据 相关文献显示：常用的掩蔽层有光刻胶，ＳｉＯ。，Ａｌ
和Ｓｉ。Ｎ ．但是，使用ＳＦ。作为硅的刻蚀气体，ＳｉＯ
和Ｓ Ｎ 的选择比只有１５：１，由于对硅的刻蚀深 度大，Ｓｉ０２和Ｓｉ。Ｎ 的厚度过大时易造成薄膜脱